高速采样数据存储控制器的设计与实现

发布时间：2017-09-29 01:14

  本文关键词：高速采样数据存储控制器的设计与实现

  更多相关文章： DDR3 SDRAM FPGA PHY Only 高速 控制器设计

【摘要】：随着信息科学的飞速发展,在军事电子对抗和信息科学等领域如反导雷达、无线通信和图像处理都不可避免地要传输高速大容量的数据。因此高速数据采集及缓存技术已经成为数字信号处理等领域中至关重要的部分,所以我们需要在高速数据采集系统中采用大容量、高数据传输率的存储介质。随着半导体技术的发展,DRAM产品开始出现并快速演进,从开始的单倍速率SDRAM逐渐发展到市场上最新代的第四代双倍速率SDRAM。由于处理器的访问请求不能被DRAM直接识别,所以需要存储控制器来负责完成处理器对DRAM的控制、访问操作。存储控制器的研究已经成为高速数据存储、嵌入式系统、高性能计算等研究领域的热点之一。本论文研究了DDR3 SDRAM JEDEC标准JESD79-3E,设计了PHY Only存储控制器,并将基于该方案的存储控制器用于高速采集存储系统。首先,结合高速采集存储系统的存储类型、速度、带宽等指标要求,分析了控制器设计方案的可行性。其次,根据课题要求确定系统架构,重点分析了缓存系统中的DDR3工作原理和关键技术,有助于后续控制器的设计。最终,提出了PHY Only存储控制器的设计方案。该方案是一种只有物理层的DDR3控制器设计方案,通过ISE14.7开发工具、Modelsim10.1c仿真工具和Verilog HDL设计输入方式对物理层各个子模块以及高速采集存储系统的FPGA设计模块进行了逻辑设计、逻辑仿真,并重点分析了本方案所设计的控制器的性能优势。最后运用ML605硬件平台以及Chipscope逻辑分析仪对所设计的高速采集存储系统以及控制器进行资源消耗评估、系统测试、板级验证,并最终成功地在PC端进行了数据分析和准实时波形显示。验证结果表明,基于FPGA的DDR3高速采集存储系统设计的数据吞吐量、缓存容量以及读写速率都能满足课题的指标要求。在长时间不断电条件下稳定运行,没有误码的产生。
【关键词】：DDR3 SDRAM FPGA PHY Only 高速 控制器设计
【学位授予单位】：电子科技大学
【学位级别】：硕士
【学位授予年份】：2016
【分类号】：TP333
【目录】：

• 摘要5-6
• abstract6-15
• 第一章 绪论15-21
• 1.1 课题研究背景15-18
• 1.2 国内外研究状况18-19
• 1.3 课题研究意义19-20
• 1.4 论文结构20-21
• 第二章 系统设计与DDR3原理分析21-43
• 2.1 系统架构21-22
• 2.2 器件选型22-25
• 2.3 DDR3概述25-26
• 2.4 DDR3新特性26-32
• 2.5 DDR3工作原理及关键技术32-42
• 2.5.1 DDR3 SDRAM的工作状态机33-34
• 2.5.2 DDR3 SDRAM上电及初始化过程34-35
• 2.5.3 DDR3命令分析35-37
• 2.5.4 DDR3 SDRAM写均衡校准37-39
• 2.5.5 DDR3 SDRAM读写时序39-42
• 2.6 本章小结42-43
• 第三章 DDR3 SDRAM控制器设计43-60
• 3.1 PHY Only设计方案43-47
• 3.1.1 PHY Only设计方案可行性分析44
• 3.1.2 PHY Only设计方案的特点44-45
• 3.1.3 物理层接口信号45-46
• 3.1.4 PHY Only设计46-47
• 3.2 存储控制模块主状态机设计47-48
• 3.3 物理层子模块设计48-59
• 3.3.1 初始化模块设计49-52
• 3.3.2 写数据通路模块设计52-53
• 3.3.3 读数据通路同步模块设计53-57
• 3.3.4 写均衡校准逻辑模块设计57-58
• 3.3.5 读均衡逻辑模块设计58
• 3.3.6 数据/选通/掩码I/O模块设计58-59
• 3.4 本章小结59-60
• 第四章 控制器的逻辑仿真与性能分析60-72
• 4.1 物理层子模块逻辑仿真及分析60-65
• 4.1.1 初始化模块逻辑仿真60-62
• 4.1.2 数据I/O模块逻辑仿真62-64
• 4.1.3 读数据同步模块逻辑仿真64-65
• 4.2 DDR3关键操作的逻辑仿真65-68
• 4.3 控制器整体逻辑仿真68-69
• 4.4 控制器性能分析69-71
• 4.5 本章小结71-72
• 第五章 系统测试与分析72-84
• 5.1 系统资源分析72-73
• 5.2 硬件平台介绍73-75
• 5.3 板级验证75-83
• 5.3.1 系统调试方案75-76
• 5.3.2 系统调试流程76-79
• 5.3.3 测试结果79-83
• 5.4 本章小结83-84
• 第六章 全文总结与展望84-86
• 6.1 全文总结84
• 6.2 后续工作展望84-86
• 致谢86-87
• 参考文献87-90
• 攻读硕士学位期间取得的成果90-91

【参考文献】

中国期刊全文数据库 前2条

1 王继斌;;DDR3存储器前沿技术分析[J];科技信息;2009年34期

2 何斌,何大可;3-DES算法的FPGA高速实现[J];单片机与嵌入式系统应用;2003年08期

中国硕士学位论文全文数据库 前10条

1 史晓蓉;基于DDR3数据的信号完整性分析[D];西安电子科技大学;2013年

2 赵乐;基于FPGA的高速实时数据采集存储系统的设计[D];武汉理工大学;2012年

3 王晓岚;四通道2Gsps数据采集、存储系统的设计与实现[D];天津大学;2012年

4 王正宇;DDR3内存控制器的IP核设计及FPGA验证[D];兰州交通大学;2012年

5 主宾;通用CPU在高速电路中的应用[D];复旦大学;2012年

6 孟晓东;基于FPGA的DDR3控制器设计与验证[D];国防科学技术大学;2012年

7 舒展;DDR2控制器IP的设计与FPGA实现[D];合肥工业大学;2009年

8 万轶;高性能DDR3存储控制器的研究与实现[D];国防科学技术大学;2008年

9 陈肯;DDRII SDRAM控制器设计实现[D];浙江大学;2007年

10 陈昊;DDR存储控制器的设计与应用[D];国防科学技术大学;2006年

，

本文编号：939132