65纳米CMOS工艺SRAM灵敏放大器时序波动特性研究

发布时间：2017-09-29 11:26

  本文关键词：65纳米CMOS工艺SRAM灵敏放大器时序波动特性研究

  更多相关文章： SRAM 标准偏差 PVT 复制位线 灵敏放大器

【摘要】：随着移动互联网设备的流行和各种消费类电子产品的快速发展,微处理器和片上系统SOC的速度、功耗和面积等性能成为满足市场需求的重要指标。加工工艺从180纳米到28纳米甚至更低,不断提高晶体管响应速度和芯片集成度,同时加剧了晶体管阈值电压的波动,给传统SRAM的一些电路设计带来挑战。本文以改善灵敏放大器时序波动性为研究目标,提出了两种新型双端复制位线电路结构,进而用于提高SRAM读操作速度、降低功耗和增加面积利用率。本文的主要工作和创新点如下：一、分析了SRAM的单元组成和工作原理,然后指出了SRAM读操作为时序中的关键路径,并分析时序稳定性的重要性与研究意义,然后介绍传统的时钟电路结构,在65纳米CMOS工艺下,从统计学角度即通过蒙特卡洛仿真,对比了复制位线延时与反相器链延时,进一步验证了复制位线延时技术可以很好的抑制灵敏放大器时序波动。二、分析了近几年国内外专家提出的如多级复制位线、数字复制位线、双端复制位线等几种复制位线技术的工作原理,详细介绍了它们的电路结构和工作原理,同时分析了它们各自的优势及存在的问题,并通过仿真对比分析性能。三、本文提出一种现有技术结合的多级双端复制位线和两种新型双端复制位线电路结构,分别对它们电路结构和工作原理进行了详细介绍,在不利用辅助电路和基本不增加版图面积的基础上,通过反相器连接左边的复制位线和右边复制位线的字线信号。因此,使波动偏差降为原来的50%左右,从而获得更优的时序信号,避免了额外的功耗浪费并有效缩短SRAM时钟周期。在不同的PVT条件下的蒙特卡洛仿真结果表明,提出的复制位线电路可以将灵敏放大器时序波动偏差降低到接近理论值50%左右。
【关键词】：SRAM 标准偏差 PVT 复制位线 灵敏放大器
【学位授予单位】：安徽大学
【学位级别】：硕士
【学位授予年份】：2016
【分类号】：TP333;TN432
【目录】：

• 摘要3-4
• Abstract4-8
• 第1章 绪论8-14
• 1.1 研究背景和意义8-10
• 1.2 国内外研究现状10-12
• 1.3 论文主要研究工作12-13
• 1.4 论文整体组织结构13-14
• 第2章 SRAM时序控制电路技术14-21
• 2.1 SRAM单元基本工作原理14-15
• 2.1.1 读操作14-15
• 2.1.2 写操作15
• 2.1.3 数据保持15
• 2.2 SRAM关键路径电路分析15-17
• 2.3 延时链延迟技术17
• 2.4 传统复制位线延迟技术17-18
• 2.5 传统复制位线延时技术与反相器链延时技术的比较18-19
• 2.6 本章小结19-21
• 第3章 现有的SRAM时序控制电路技术21-33
• 3.1 多级复制位线延迟技术21-24
• 3.1.1 多级复制位线技术的电路结构及工作原理分析21-23
• 3.1.2 多级复制位线技术优势及存在的问题23
• 3.1.3 多级复制位线技术与传统复制位线技术仿真对比23-24
• 3.2 双端复制位线技术24-27
• 3.2.1 双端复制位线技术的电路结构及工作原理分析24-25
• 3.2.2 双端复制位线技术优势及存在的问题25-26
• 3.2.3 双端复制位线技术与传统复制位线技术仿真对比26-27
• 3.3 数字复制位线技术27-29
• 3.3.1 数字复制位线技术的电路结构及工作原理分析27-28
• 3.3.2 数字复制位线技术的电路存在的问题28-29
• 3.4 多级并行复制位线延时累加技术29-32
• 3.4.1 多级并行复制位线延时累加技术的电路结构与工作原理分析29-31
• 3.4.2 多级并行复制位线延时累加技术电路存在的问题31-32
• 3.5 本章小结32-33
• 第4章 基于双边的改进型复制位线技术33-49
• 4.1 多级双端复制位线技术原理分析33-35
• 4.1.1 多级双端复制位线技术电路结构33-34
• 4.1.2 多级双端复制位线技术工作原理34-35
• 4.2 新型双端复制位线技术及其改进结构的原理分析35-39
• 4.2.1 新型双端复制位线技术电路结构35-36
• 4.2.2 新型双端复制位线技术工作原理36-37
• 4.2.3 新型双端复制位线技术的改进结构37-38
• 4.2.4 新型双端复制位线技术改进结构的工作原理38-39
• 4.3 仿真结果对比分析39-48
• 4.3.1 蒙特卡洛方法39-40
• 4.3.2 多级双端复制位线仿真结果40-41
• 4.3.3 新型双端复制位线及其改进结构仿真结果41-48
• 4.4 本章小结48-49
• 第5章 总结与展望49-51
• 5.1 总结49
• 5.2 展望49-51
• 参考文献51-56
• 图表目录56-58
• 致谢58-59
• 攻读学位期间取得的学术成果59

【相似文献】

中国期刊全文数据库 前10条

1 陈险峰;陈文桥;王玉科;苏凤莲;郭强;简维廷;;NROM器件位线失效分析[J];中国集成电路;2009年08期

2 刘其龙;丁夏夏;李瑞兴;吴秀龙;谭守标;;一种降低高性能SRAM过大位线漏电流的方法[J];微电子学;2013年04期

3 赵训彤;贺光辉;;一种提高SRAM写能力的自适应负位线电路设计[J];微电子学与计算机;2014年05期

4 艾延宝;;α粒子在大规模集成电路中引起的软误差及降低软误差的措施[J];鸡西大学学报;2003年03期

5 知名定清,倪沛然;采用多晶硅位线增大单元电容量的MK4164型64KDRAM[J];微电子学;1983年03期

6 高宁;施亮;侯卫华;于宗光;;用于SRAM的低功耗位线结构[J];半导体技术;2006年12期

7 顾明;薛骏;杨军;;低位线摆幅的低功耗SRAM设计[J];电路与系统学报;2006年06期

8 潘立阳,朱钧,刘楷,刘志宏,曾莹;采用源极增强带带隧穿热电子注入编程的新型p沟选择分裂位线NOR快闪存贮器(英文)[J];半导体学报;2002年10期

9 马晨;刘博楠;;基于位线循环充电SRAM模式的自定时电路设计[J];现代电子技术;2010年17期

10 ;[J];;年期

中国硕士学位论文全文数据库 前3条

1 陶有武;65纳米CMOS工艺SRAM灵敏放大器时序波动特性研究[D];安徽大学;2016年

2 李瑞兴;位线漏电流对高速SRAM设计的影响与对应消除技术[D];安徽大学;2012年

3 周全;高速低功耗SRAM的设计与实现[D];国防科学技术大学;2013年

，

本文编号：941741