基于FPGA的eMMC阵列存储系统设计与实现

发布时间：2017-10-03 09:42

  本文关键词：基于FPGA的eMMC阵列存储系统设计与实现

  更多相关文章： eMMC FPGA GTX收发器 阵列存储系统 ISE

【摘要】：随着全球电子信息产业的不断高速发展,对电子信息媒介——存储设备的要求越来越高,不仅需要满足处理器数据的高速传输要求,而且需要不断提高存储容量。手机、平板、相机以及军用电子设备等移动终端要求自身体积尽量小巧,对其存储设备的体积,容量以及速度都有越来越高的要求。所以,设计一种体积小巧,容量大,速度快,兼容性强的存储设备非常有必要。根据背景需求,针对手持移动终端,本文设计了基于FPGA的eMMC阵列存储系统。该阵列存储系统将单个存储体扩充,在位宽和存储容量上都是单个存储体的倍数关系,存储容量达到512GB。使用eMMC作为存储介质,体积足够小,能满足对体积要求比较严格的电子设备对体积小巧的要求。同时,基于FPGA的设计,在eMMC本身具有兼容性强的优势下,移植性更高。本文为实现上述目标,做了以下工作:1.依据系统需求,使用8片Micron公司的eMMC存储芯片,一片Xilinx公司的Virtex 6系列FPGA,结合多种电源芯片以及时钟模块,按照电路设计的要求,设计了本文的硬件测试系统。2.深入研究e MMC遵循的协议,依据协议要求,总结出控制芯片读写的命令顺序,使用ISE开发工具,基于Verilog HDL语言编写状态机,实现eMMC的桥接控制器,使主机能够对其进行读写操作。3.通过设计桥接关系,将主设备的读写需求传达给存储芯片控制器,实现对芯片的读写控制。定制四级缓存机制,对于读过程,缓存来自eMMC的读取数据,整理后发送给GTX,经过高速传输后,最终返回读取数据给主机接口;对于写过程,缓存来自主机的数据,处理后发送给GTX,接收端经过再处理后发送给eMMC控制器接口,将数据写入存储芯片,完成写过程。4.使用GTX Transceiver Wizard的IP核例化GTX模块,调节时序关系,将FIFO接口连接起来,对接主机和e MMC设备需要传输的数据。5.每设计一个Verilog模块,调试每个模块以及多个模块之间的通信,直至所有除控制器和GTX模块的其他模块工作正常。采用Chip Scope硬件在线调试工具,调试控制器模块和GTX模块的通信功能,最后将所有模块整合在一起测试系统整体工作能力,最终设计出存储容量为512GB,接口传输速度为400MB/s的存储阵列系统。
【关键词】：eMMC FPGA GTX收发器 阵列存储系统 ISE
【学位授予单位】：西安电子科技大学
【学位级别】：硕士
【学位授予年份】：2015
【分类号】：TP333
【目录】：

• 摘要5-6
• ABSTRACT6-11
• 符号对照表11-12
• 缩略语对照表12-15
• 第一章 绪论15-23
• 1.1 课题研究背景及意义15-16
• 1.2 eMMC简介16-18
• 1.3 GTX接口简介18-20
• 1.4 本文主要内容及论文结构安排20-23
• 第二章 eMMC协议23-39
• 2.1 eMMC系统结构23
• 2.2 命令以及应答23-27
• 2.2.1 命令集和扩展设置23-24
• 2.2.2 命令的种类和格式24-26
• 2.2.3 应答26-27
• 2.3 时钟控制27-28
• 2.4 工作模式28-32
• 2.4.1 引导工作模式28-29
• 2.4.2 设备识别工作模式29-31
• 2.4.3 数据传输工作模式31-32
• 2.5 设备状态32-34
• 2.6 错误条件以及错误保护34-36
• 2.7 设备寄存器36-37
• 2.8 数据读写格式37-38
• 2.9 本章小结38-39
• 第三章 阵列存储系统实现框架39-49
• 3.1 eMMC阵列存储系统总体方案39-40
• 3.2 实验板电路设计40-43
• 3.2.1 整体电路设计框架40
• 3.2.2 FPGA外围电路设计40-43
• 3.3 大容量高速解决方法43
• 3.4 各模块框架43-48
• 3.4.1 时钟切换模块43-44
• 3.4.2 初始化以及命令产生模块44-45
• 3.4.3 命令发送响应接收模块设计45
• 3.4.4 CRC校验模块设计45-46
• 3.4.5 数据产生模块以及时序设计46-47
• 3.4.6 FIFO接入方案的具体实现47
• 3.4.7 GTX通信接口47-48
• 3.5 本章小结48-49
• 第四章 系统设计的FPGA实现49-63
• 4.1 时钟切换模块49-51
• 4.2 命令发送接收模块设计51-54
• 4.3 CRC校验模块设计54-55
• 4.4 数据产生模块以及时序设计55-56
• 4.5 FIFO接入方案的具体实现56-60
• 4.6 GTX通信接口60-61
• 4.7 本章小结61-63
• 第五章 仿真结果以及验证63-72
• 5.1 ISim软件仿真63-66
• 5.1.1 CRC校验63-65
• 5.1.2 FIFO验证65-66
• 5.2 ChipScope在线调试硬件验证66-71
• 5.2.2 写数据验证66-68
• 5.2.3 读数据验证68-69
• 5.2.4 写数据速度验证69
• 5.2.5 读数据速度验证69-71
• 5.3 本章小结71-72
• 第六章 总结与展望72-74
• 参考文献74-76
• 致谢76-77
• 附录A77-78
• 作者简介78-79

【参考文献】

中国期刊全文数据库 前9条

1 吴宾;刘安良;赵楠;殷洪玺;;基于RocketI O的高速光收发器的设计与实现[J];光通信技术;2014年11期

2 韩安;;企业云存储桌面文档安全及共享实现与应用[J];电子世界;2014年02期

3 苏秀妮;李英利;;基于RocketIO高速串行回环通信的实现[J];电子科技;2013年09期

4 王景阳;;eMMC:智能手机嵌入式存储解决方案[J];集成电路应用;2011年12期

5 车向勇;薛念;潘峗;严晓浪;;基于CK-Core的处理器SDIO接口主控制器设计[J];机电工程;2010年10期

6 郭瑛;俞宗佐;;基于FPGA的循环冗余校验模块设计[J];内蒙古大学学报(自然科学版);2010年04期

7 戚新宇;基于FPGA设计的功能仿真和时序仿真[J];航空电子技术;2005年03期

8 李允,熊光泽,程红蓉;普及计算终端设备的电源管理技术研究[J];电子科技大学学报;2001年05期

9 韩德志,兰军端;网络存储技术的探讨[J];微型电脑应用;2000年03期

中国硕士学位论文全文数据库 前1条

1 王永洲;基于HDFS的存储技术的研究[D];南京邮电大学;2013年

，

本文编号：964506