基于FPGA的快闪存储器纠错电路设计与实现

发布时间：2017-10-04 14:28

  本文关键词：基于FPGA的快闪存储器纠错电路设计与实现

  更多相关文章： NandFlash ECC BCH码 FPGA

【摘要】：在现代电子通信技术飞速发展的今天,数据存储作为电子通信中的重要组成部分被越来越多的企业所重视。若因为存储介质中的微小的错误,而导致重要的文件损坏,这对企业来说是巨大的损失。所以现代电子领域,企业和个人对系统的容错性看的非常重要。而解决系统容错性的重要手段就是在电子系统中加入纠错码(ECC)。 在现代存储领域中,常用的纠错码有很多,BCH码是其中最经典的之一。BCH码因其良好的数学迭代结构,较为简单而规则的硬件实现,被广泛应用于电子系统的存储部件中,尤其是在固态硬盘和U盘这样的固态存储介质中。因此对纠错电路的设计,是固态存储系统中不可缺少的一部分。 本论文首先介绍了固态存储主要的构成单元NandFlash的结构特点和发展趋势,介绍了BCH编解码的原理,并基于FPGA设计了一种应用于NandFlash中的纠错电路。纠错电路主要包括解码电路和编码电路两大部分。其中解码电路采用了一种矩阵计算的方法,使得编码速度较传统的串行编码电路提升了8倍。解码电路较为复杂,分为计算伴随式模块,计算关键方程模块以及钱搜索模块,在计算伴随式模块,采用了与编码模块类似的方法,提高了速率；在关键方程计算模块采用了IBM算法,避免了求逆的迭代运算；在钱搜索采用了短关键路径的电路,提升了电路的速度。为了保证计算电路处理数据的正确性,同步建立了Matlab的BCH计算平台,把电路输出结果与Matlab结果作比较以确定BCH编解码电路的正确性。 本论文设计的电路,均采用并行处理,提高了运行速度,节省了时钟周期。在文章的最后,总结了本论文的工作重点以及不足之处。
【关键词】：NandFlash ECC BCH码 FPGA
【学位授予单位】：山东大学
【学位级别】：硕士
【学位授予年份】：2014
【分类号】：TP333
【目录】：

• 摘要8-9
• ABSTRACT9-10
• 第1章 绪论10-19
• 1.1 快闪存储器简介10-13
• 1.2 研究背景及意义13-18
• 1.3 论文内容安排18-19
• 第2章 ECC理论基础19-30
• 2.1 ECC技术概述19-20
• 2.2 BCH码介绍20-26
• 2.2.1 GF(2~m)域简介20-22
• 2.2.2 循环码检错原理22-23
• 2.2.3 BCH编码原理23
• 2.2.4 BCH解码原理23-26
• 2.3 BCH码字的选择26-30
• 第3章 ECC纠错电路设计与FPGA实现30-53
• 3.1 Altera FPGA及其设计流程简介30-32
• 3.2 闪存控制系统简介与ECC电路设计指标32-33
• 3.3 BCH编码电路设计与FPGA实现33-37
• 3.4 BCH解码电路设计与FPGA实现37-53
• 3.4.1 解码器整体结构37-38
• 3.4.2 伴随式计算模块设计与FPGA实现38-41
• 3.4.3 关键方程系数计算模块设计与FPGA实现41-44
• 3.4.4 钱搜索电路设计与FPGA实现44-50
• 3.4.5 解码器模块级联50-53
• 第4章 ECC电路仿真53-61
• 4.1 BCH编码电路仿真53-55
• 4.2 BCH解码电路仿真55-61
• 4.2.1 伴随式计算模块电路仿真55-57
• 4.2.2 关键方程计算模块电路仿真57-59
• 4.2.3 钱搜索模块电路仿真59-60
• 4.2.4 解码器级联仿真60-61
• 第5章 总结与展望61-63
• 参考文献63-67
• 致谢67-68
• 附录68-76
• 学位论文评阅及答辩情况表76

【参考文献】

中国期刊全文数据库 前2条

1 张军;王志功;胡庆生;肖洁;;高速Berlekamp-Massey算法结构及电路实现[J];电路与系统学报;2006年04期

2 潘立阳,朱钧;Flash存储器技术与发展[J];微电子学;2002年01期

，

本文编号：971190