X-DSP BP部件及Shuffle单元的设计优化与验证

发布时间：2017-10-07 00:29

  本文关键词：X-DSP BP部件及Shuffle单元的设计优化与验证

  更多相关文章： BP Shuffle 设计优化 模拟验证 形式化验证 综合

【摘要】：X-DSP是一款64位高性能多核处理器,内核采用11发射的超长指令字(Very Long Instruction Word,VLIW)结构,设计主频为1GHz。该DSP内核单独设置BP(Bit-Processing)部件以及Shuffle单元。BP部件是内核中的位处理单元,支持整个芯片中定点运算的位处理操作,该部件所有指令均为单周期,对时序设计极具挑战性;混洗(Shuffle)单元位于向量处理单元(VPU)中,实现16个VPE间寄存器的数据交互,其性能对整个DSP性能的影响非常关键。本文完成了BP部件和Shuffle单元的设计、优化以及验证工作。1.根据X-DSP的设计需求,实现32/64位SIMD(Single Instruction stream Multiple Data streams)结构的BP部件指令以及微体系结构设计。采用硬件资源复用技术,设计了掩码移位器,在复用移位逻辑的硬件结构基础上实现了位清零(BCLR)、位置一(BSET)、位置换(BEX)、位测试(BTST)指令。2.设计了两种不同类型的指令以支持混洗模式地址来自于立即数或者混洗模式地址寄存器(SMR);采用独立的混洗模式存储器,根据混洗模式地址选择相应的混洗模式,使得Shuffle单元在执行数据混洗操作时配置通路和执行通路相分离,提高混洗的效率。3.对BP部件和Shuffle单元进行逻辑综合,优化其关键路径。采用逻辑复用和结构调整的方法对位段处理指令进行优化,通过先比较后移位,将两个64位的数据串行移位改为并行移位;针对Shuffle单元配置通路的优化,采用流水线技术,通过调整栈内结构和平衡栈间流水等方法,并通过增加混洗模式寄存器的存储体,以减少单个体的位宽。综合表明:动态功耗减少24.84%,面积减少96064 um2。4.采用模拟验证和形式化验证方法,对BP部件和Shuffle单元从模块级到系统级进行全面验证。首先编写BP部件和Shuffle单元的黄金模型,用于功能验证中的结果比对以及作为形式化验证中的参考模型;其次针对BP部件设计需求,开发相应的定向测试向量和伪随机数测试激励;最后,通过等价性检查(ATEC)验证BP部件和Shuffle单元的设计与黄金模型完全等价,使用Synopsys公司的形式化验证工具Formality对综合后的网表与RTL级代码进行形式对比。
【关键词】：BP Shuffle 设计优化 模拟验证 形式化验证 综合
【学位授予单位】：国防科学技术大学
【学位级别】：硕士
【学位授予年份】：2014
【分类号】：TP332
，

本文编号：985927