人工智能图像处理的边缘计算硬件优化
发布时间:2021-01-06 17:59
随着物联网技术的不断发展,人类社会进入万物互联的智能信息化时代,智能机器人、智能门禁以及智能家电等智能设备极大的方便了人们的生活,改变了人们的日常生活方式。其中,图像处理需求是智能设备的主要需求之一,图像处理应用于目标检测、图像分割、医学成像分析等各类领域。图像处理通常需要进行复杂的运算,将人工智能技术应用于图像处理有较好的效果,可以减少运算量,提高图像处理的性能。在云计算模型中,物联网的本地终端设备将采集到的数据经网络传送至云服务器,由云服务器完成数据运算。云计算模型可以很好解决物联网设备性能差的问题,但随着物联网终端设备的不断增加,巨量设备接入网络,云计算模型受网络带宽和性能瓶颈的制约,带来延迟高、实时性差和安全性低等一系列问题。将采集到的数据信息在本地完成运算处理,仅将运算结果传回云服务端的边缘计算模型可以有效解决上述问题。边缘计算模型的实现难点在于边缘设备硬件资源有限以及性能较低,本文针对这一问题进行了研究,研究主要包括以下内容。本文设计了边缘计算系统,研究了人工智能图像处理算法,完成了一个用于人群信息检测的边缘计算系统实例的搭建。本文设计了由树莓派开发板和ARC开发板以及云服...
【文章来源】:哈尔滨工业大学黑龙江省 211工程院校 985工程院校
【文章页数】:86 页
【学位级别】:硕士
【部分图文】:
云计算与边缘计算的模型[5]
GPU与CPU结构对比[8]
悄芩惴ǖ闹饕?绞绞巧杓铺囟ǖ挠布?缏方峁梗??砑?惴ㄍ?过硬件实现来提高人工智能算法的运行速度。ASIC设计虽然能够取得较高的能效比,但存在一些缺点:ASIC设计开发流程较长,流片成本高,对设计人员的要求比较高;并且,ASIC设计缺乏灵活性,应用范围较窄,一旦软件算法发生变化,可能需要重新设计流片。FPGA设计相较ASIC设计,虽然性能和功耗方面不如ASIC设计,但FPGA具有可重构性,可以及时方便的针对软件算法调整硬件结构,不必担心软件算法淘汰过时的问题。CPU、GPU、FPGA和ASIC的灵活性与能效比较如图1-3所示。图1-3CPU、GPU、FPGA和ASIC的灵活性与能效由于FPGA的灵活性,科研文献中较多采用基于FPGA平台或CPU-FPGA平台,进行硬件优化设计,实现对人工智能算法的加速。在FPGA的硬件加速设计中,可以充分利用算法硬件实现的优势,通过提高并行度设计、循环分块和循环展开、多级流水线结构设计等,充分利用FPGA板上资源,提高运算的性能。基于CPU-FPGA平台的硬件加速设计,FPGA可以对如卷积神经网络的卷积运算等需要复杂运算的部分通过硬件电路进行加速,CPU可以辅助用于一些控制工作,这样的设计进一步提升了FPGA设计的灵活性。这样的平台十分适用于不断发展的人工智能算法,可以随时针对算法的发展而调整硬件电路结
【参考文献】:
期刊论文
[1]基于FPGA的CNN应用加速技术[J]. 丁立德,胡怀湘. 信息技术. 2019(12)
[2]基于FPGA的CNN加速器设计与实现[J]. 窦阳,卿粼波,何小海,廖海鹏. 信息技术与网络安全. 2019(11)
[3]基于PicoRV32开源处理器的SOC平台搭建[J]. 贠晨阳,苗瑞霞. 现代电子技术. 2019(21)
[4]开源芯片、RISC-V与敏捷开发[J]. 王诲喆,唐丹,余子濠,刘志刚,解壁伟,包云岗. 大数据. 2019(04)
[5]一种超低功耗的RISC-V处理器流水线结构[J]. 邓天传,胡振波. 电子技术应用. 2019(06)
[6]基于Zynq7000 FPGA异构平台的YOLOv2加速器设计与实现[J]. 陈辰,柴志雷,夏珺. 计算机科学与探索. 2019(10)
[7]卷积神经网络(CNN)算法的FPGA并行结构设计[J]. 王巍,周凯利,王伊昌,王广,杨正琳,袁军. 微电子学与计算机. 2019(04)
[8]硬件加速神经网络综述[J]. 陈桂林,马胜,郭阳. 计算机研究与发展. 2019(02)
[9]基于Rocket-Chip开源处理器的CNN加速模块的设计及实现[J]. 杨维科,贺光辉,景乃锋. 微电子学与计算机. 2018(04)
[10]面向IoT终端设备的RISC-V微控制器设计与分析[J]. 李其高. 单片机与嵌入式系统应用. 2018(03)
硕士论文
[1]基于RI5CY处理器的智能物联网芯片设计[D]. 李乐媛.湖南大学 2018
本文编号:2961009
【文章来源】:哈尔滨工业大学黑龙江省 211工程院校 985工程院校
【文章页数】:86 页
【学位级别】:硕士
【部分图文】:
云计算与边缘计算的模型[5]
GPU与CPU结构对比[8]
悄芩惴ǖ闹饕?绞绞巧杓铺囟ǖ挠布?缏方峁梗??砑?惴ㄍ?过硬件实现来提高人工智能算法的运行速度。ASIC设计虽然能够取得较高的能效比,但存在一些缺点:ASIC设计开发流程较长,流片成本高,对设计人员的要求比较高;并且,ASIC设计缺乏灵活性,应用范围较窄,一旦软件算法发生变化,可能需要重新设计流片。FPGA设计相较ASIC设计,虽然性能和功耗方面不如ASIC设计,但FPGA具有可重构性,可以及时方便的针对软件算法调整硬件结构,不必担心软件算法淘汰过时的问题。CPU、GPU、FPGA和ASIC的灵活性与能效比较如图1-3所示。图1-3CPU、GPU、FPGA和ASIC的灵活性与能效由于FPGA的灵活性,科研文献中较多采用基于FPGA平台或CPU-FPGA平台,进行硬件优化设计,实现对人工智能算法的加速。在FPGA的硬件加速设计中,可以充分利用算法硬件实现的优势,通过提高并行度设计、循环分块和循环展开、多级流水线结构设计等,充分利用FPGA板上资源,提高运算的性能。基于CPU-FPGA平台的硬件加速设计,FPGA可以对如卷积神经网络的卷积运算等需要复杂运算的部分通过硬件电路进行加速,CPU可以辅助用于一些控制工作,这样的设计进一步提升了FPGA设计的灵活性。这样的平台十分适用于不断发展的人工智能算法,可以随时针对算法的发展而调整硬件电路结
【参考文献】:
期刊论文
[1]基于FPGA的CNN应用加速技术[J]. 丁立德,胡怀湘. 信息技术. 2019(12)
[2]基于FPGA的CNN加速器设计与实现[J]. 窦阳,卿粼波,何小海,廖海鹏. 信息技术与网络安全. 2019(11)
[3]基于PicoRV32开源处理器的SOC平台搭建[J]. 贠晨阳,苗瑞霞. 现代电子技术. 2019(21)
[4]开源芯片、RISC-V与敏捷开发[J]. 王诲喆,唐丹,余子濠,刘志刚,解壁伟,包云岗. 大数据. 2019(04)
[5]一种超低功耗的RISC-V处理器流水线结构[J]. 邓天传,胡振波. 电子技术应用. 2019(06)
[6]基于Zynq7000 FPGA异构平台的YOLOv2加速器设计与实现[J]. 陈辰,柴志雷,夏珺. 计算机科学与探索. 2019(10)
[7]卷积神经网络(CNN)算法的FPGA并行结构设计[J]. 王巍,周凯利,王伊昌,王广,杨正琳,袁军. 微电子学与计算机. 2019(04)
[8]硬件加速神经网络综述[J]. 陈桂林,马胜,郭阳. 计算机研究与发展. 2019(02)
[9]基于Rocket-Chip开源处理器的CNN加速模块的设计及实现[J]. 杨维科,贺光辉,景乃锋. 微电子学与计算机. 2018(04)
[10]面向IoT终端设备的RISC-V微控制器设计与分析[J]. 李其高. 单片机与嵌入式系统应用. 2018(03)
硕士论文
[1]基于RI5CY处理器的智能物联网芯片设计[D]. 李乐媛.湖南大学 2018
本文编号:2961009
本文链接:https://www.wllwen.com/kejilunwen/shengwushengchang/2961009.html
最近更新
教材专著