一款网络搜索引擎芯片的电源网络优化设计

发布时间：2017-03-28 13:18

  本文关键词：一款网络搜索引擎芯片的电源网络优化设计，，由笔耕文化传播整理发布。

【摘要】：近三十年来集成电路行业迅猛发展,工艺节点遵循摩尔定律不断降低。在超深亚微米的工艺节点中,芯片的物理设计的难点不仅是巨大的晶体管数量,更同时面临功耗、性能和面积三个方面的挑战。尤其是随着工艺节点的降低,金属线的宽度越来越窄,带来电源收敛上的巨大问题。 本文中采用SMIC的130nm8层工艺完成了一款基于CAM的网络搜索引擎芯片从逻辑综合到签核验证的全部的物理设计,该设计核内工作电压1.2V,输入输出单元工作电压1.5V,工作频率300MHz,面积273mm2。设计的难点是设计中含有8层金属的大功率全定制宏单元模块,该模块给布线空间、电源收敛和时序收敛都带来了设计上的挑战。 本文重点研究了设计中电源规划与布图的优化方法。该优化方法采取增加大功耗区域的电源条线密度和改变局部布线规则,辅以宏单元和芯片周围的多层叠加电源环等电源优化方法,最终在合理利用布线资源并保证芯片多模多角时序收敛的前提下完成了电源网络的优化工作。优化后的设计中电源网络的电压降降低了65%以上,最大电流密度降低了87.7%；而接地网络的电压降降低了35%以上,最大电流密度降低了66.3%。同时平均失效时间提升了10倍以上,优化后的设计完成了电源收敛的工作,并符合电源签核验证的标准。这种对电源的优化方法对于电源较难收敛的设计来说是有参考意义的。
【关键词】：物理设计 电源规划 电压降 电迁移率
【学位授予单位】：大连理工大学
【学位级别】：硕士
【学位授予年份】：2014
【分类号】：TN86
【目录】：

• 摘要4-5
• Abstract5-8
• 1 绪论8-17
• 1.1 课题研究的背景及意义8-12
• 1.1.1 集成电路的发展8-10
• 1.1.2 集成电路设计理念的革命10-12
• 1.2 深亚微米SoC的电源网络设计12-15
• 1.2.1 深亚微米SoC物理设计的难点与挑战12-13
• 1.2.2 深亚微米SoC物理设计的低功耗设计13-14
• 1.2.3 深亚微米SoC电源网络设计的难点与挑战14-15
• 1.3 深亚微米SoC电源网络设计国内外研究现状及本文工作15-16
• 1.4 本文研究的内容及结构16-17
• 2 深亚微米SoC电源网络设计原理17-31
• 2.1 深亚微米SoC电源网络影响因素18-28
• 2.1.1 电压降19-24
• 2.1.2 电迁移24-26
• 2.1.3 噪声26-28
• 2.2 电源网络规划与签核电源验证28-31
• 2.2.1 电源网络规划28-30
• 2.2.2 签核电源验证30-31
• 3 一款基于CAM的网络搜索引擎芯片的电源规划31-59
• 3.1 芯片简介31-32
• 3.2 数据准备32-36
• 3.3 电源网络规划与布图规划36-46
• 3.3.1 面积规划与布线资源分配36-38
• 3.3.2 输入输出接口单元的放置和供电38-42
• 3.3.3 模块与宏单元的放置与电源规划42-44
• 3.3.4 芯片电源网络规划44-46
• 3.4 电源网络优化46-59
• 3.4.1 电源网络优化策略46-49
• 3.4.2 电源网络优化结果49-59
• 4 签核电源验证59-80
• 4.1 数据准备60-61
• 4.2 建立电源网格模型61-62
• 4.2.1 快速电源网格模型61
• 4.2.2 准确电源网格模型61-62
• 4.2.3 含动态信息的准确电源网格模型62
• 4.3 功耗分析62-64
• 4.4 电压降与电迁移分析64-80
• 4.4.1 电压降和地弹分析65-72
• 4.4.2 电迁移分析72-80
• 结论80-81
• 参考文献81-84
• 附录A 逻辑综合约束脚本84-88
• 附录B 物理设计脚本88-97
• 附录C 电迁移模型文件97-101
• 致谢101-102

【参考文献】

中国期刊全文数据库 前1条

1 樊俊峰;王国雄;沈海斌;楼久怀;;深亚微米下芯片电源网络的设计和验证[J];电子器件;2006年04期

  本文关键词：一款网络搜索引擎芯片的电源网络优化设计，由笔耕文化传播整理发布。

本文编号：272357