低存储高速可重构LDPC码译码器设计及ASIC实现

发布时间：2019-12-03 13:10

【摘要】：在星上应用中,能够融合多种标准的可重构低密度奇偶校验(LDPC)码译码器受到越来越广泛地关注。然而,由于星上存储资源受限以及空间辐射效应对存储器的影响,传统需要消耗大量存储资源的可重构LDPC译码器很难适用于星上高速信号处理。该文提出一种新颖的可重构译码器架构,通过分层流水线迭代实现高吞吐率,通过结合不同LDPC码字的结构特点实现低复杂度的可重构译码,通过简化存储迭代传递信息以及信道对数似然比(LLR)信息节省存储空间。流片实现结果表明,在台积电(TSMC)0.13 mm工艺下,单路译码器最高可达1.5 Gbps的吞吐率,占用7.8 mm2的硅片面积,最高节省40%的存储资源。

【相似文献】

相关期刊论文 前1条

1 付洁;邹月娴;;高精度∑-△音频DAC省面积插值器的设计与ASIC实现[J];电声技术;2008年07期

相关硕士学位论文 前1条

1 忻晟;H.264/AVC解码运动补偿的VLSI优化实现[D];上海交通大学;2008年

，

本文编号：2569206