基于异构多核的高性能视频编码器研究与实现

发布时间：2017-05-17 11:04

  本文关键词：基于异构多核的高性能视频编码器研究与实现，由笔耕文化传播整理发布。

【摘要】：相较于H.263和MPEG-4等编码标准,H.264和HEVC无论是视频压缩效率还是高清视频显示都远远地超过了前者,因此本文选择H.264和HEVC这两种高性能视频编码器进行研究。 由于视频编码器的复杂度越来越高,传统的设计平台无论是高性能单核处理器,还是同构多核处理器都存在一定的不足之处。异构多核处理器既能提供通用处理能力,又能够提供专用硬件加速器的并行处理能力。因此,本文提出了基于异构多核的高性能视频编码器实现方案,基于Zynq处理器构建了异构多核处理器系统,移植嵌入式Linux系统到ARM上,最终完成x264编码器的优化实现。 本文首先针对不同场景及通信速率需求,设计并实现了三种通信方法,它们都是基于AXI接口和共享内存的异构多核核间通信方法：提供低速通信的基于AXI_GP接口的通信方法,提供高速通信的基于AXI_HP接口的通信方法,提供低延迟通信的基于AXI_ACP接口的通信方法,此外还完成了三种通信方法在嵌入式Linux下的驱动开发。 然后对高性能视频编码器的关键技术和Zynq-7000处理器进行研究,在异构多核系统上进行软硬件协同设计,使ARM处理器核作为主核串行地执行x264编码算法,MicroBlaze软核处理器作为协处理器辅助执行一些函数,利用HLS工具生成的自定义IP核作为硬件加速器执行运算密集的函数。实验结果表明,对于标清视频序列,编码后在代表图像质量的参数PSNR(Y)平均下降情况0.0024dB的情况下,编码速度平均提高2.39倍。 最后介绍了HEVC的编码流程,对PC平台的HM编码器的帧内预测和帧间预测进行函数调用分析及耗时情况测试,确定帧间预测为优化重点,提出了一种帧间预测的运动估计优化算法。实验结果表明,对于高清视频序列,编码后在码流比特率平均上升0.25%的情况下,编码耗时最多下降3.9%。
【关键词】：异构多核 核间通信 H.264 HEVC
【学位授予单位】：北京邮电大学
【学位级别】：硕士
【学位授予年份】：2015
【分类号】：TN919.81
【目录】：

• 摘要4-5
• ABSTRACT5-7
• 目录7-10
• 第一章 绪论10-17
• 1.1 研究背景及意义10-12
• 1.2 国内外研究现状12-15
• 1.2.1 视频编码技术的发展12-14
• 1.2.2 基于多核系统的H.264编码器研究现状14
• 1.2.3 HEVC编码器研究现状14-15
• 1.3 研究内容及结构安排15-17
• 第二章 高性能视频编码标准及关键技术17-25
• 2.1 高性能视频编码标准概述17-18
• 2.2 H.264视频编码关键技术分析18-20
• 2.2.1 帧内预测18-19
• 2.2.2 帧间预测19
• 2.2.3 去方块效应滤波19
• 2.2.4 整数变换与量化19-20
• 2.2.5 熵编码20
• 2.3 HEVC视频编码关键技术分析20-22
• 2.3.1 帧内预测20-21
• 2.3.2 帧间预测21
• 2.3.3 环路滤波21-22
• 2.3.4 整数变换与量化22
• 2.3.5 熵编码22
• 2.4 高性能视频编码器的性能评估22-24
• 2.4.1 高性能视频编码器档次的分级22-23
• 2.4.2 高性能视频编码系统评价指标23-24
• 2.5 本章小结24-25
• 第三章 基于异构多核系统的x264编码器总体设计25-34
• 3.1 异构多核系统的硬件架构设计25-27
• 3.1.1 硬件资源介绍25-26
• 3.1.2 硬件架构设计26-27
• 3.2 异构多核系统的软件架构设计27-29
• 3.2.1 H.264开源软件介绍27
• 3.2.2 软件架构设计27-29
• 3.3 异构多核系统的软硬件协同设计29-31
• 3.3.1 软硬件协同设计方法介绍29
• 3.3.2 使用Vivado进行软硬件协同设计29-31
• 3.4 异构多核系统的硬件加速设计31-33
• 3.4.1 以空间换时间31
• 3.4.2 以存储器换门电路31-32
• 3.4.3 以IP核替换高层语言描述的函数32-33
• 3.5 本章小结33-34
• 第四章 异构多核系统核间通信方法的设计与实现34-43
• 4.1 AXI总线简介34-36
• 4.1.1 AXI协议34-36
• 4.1.2 AXI接口36
• 4.2 异构多核系统核间低速通信方法设计36-38
• 4.2.1 AXI GP接口36-37
• 4.2.2 基于AXI GP接口的低速通信方法设计37-38
• 4.3 异构多核系统核间高速通信方法设计38-40
• 4.3.1 AXI HP接口38-39
• 4.3.2 基于AXI HP接口的高速通信方法设计39-40
• 4.4 异构多核系统核间一致性通信方法设计40-41
• 4.5 异构多核系统各种通信方法性能分析与比较41-42
• 4.6 本章小结42-43
• 第五章 基于异构多核系统的x264编码器优化与实现43-66
• 5.1 异构多核系统软硬件环境介绍43-45
• 5.1.1 ZedBoard硬件开发环境43-44
• 5.1.2 Vivado软件开发环境44-45
• 5.2 构建嵌入式Linux系统45-47
• 5.2.1 构建交叉编译环境及编译U-BOOT45-46
• 5.2.2 编译设备树及文件系统46-47
• 5.3 异构多核系统硬件加速方案设计47-51
• 5.3.1 高层综合工具HLS简介47-48
• 5.3.2 使用HLS实现x264硬件加速方案48-51
• 5.4 异构多核系统软核实现方案设计51-53
• 5.4.1 MicroBlaze软核简介51-52
• 5.4.2 使用Vivado实现MicroBlaze软核设计52-53
• 5.5 x264核心模块分析与优化53-62
• 5.5.1 x264主要函数调用分析53-56
• 5.5.2 x264主要模块时间复杂度分析56-57
• 5.5.3 x264若干模块硬件加速方案设计57-62
• 5.6 测试方案设计与分析62-64
• 5.7 本章小结64-66
• 第六章 基于HEVC的运动估计算法优化与实现66-74
• 6.1 参考模型HM介绍66-67
• 6.2 HM主要函数调用分析67-69
• 6.3 运动估计算法的优化设计与实现69-71
• 6.4 测试方案设计与分析71-73
• 6.5 本章小结73-74
• 第七章 总结与展望74-76
• 7.1 总结74
• 7.2 展望74-76
• 参考文献76-80
• 致谢80-81
• 作者攻读学位期间发表的学术论文81

【参考文献】

中国期刊全文数据库 前9条

1 蔡晓霞;崔岩松;邓中亮;常志峰;;下一代视频编码标准关键技术[J];电视技术;2012年02期

2 韦燕;;设备树结构与功能[J];电脑开发与应用;2013年06期

3 徐万腾;刘树昌;张鑫;庄仲;王妍;;基于GNU工具链开发的微型Linux系统[J];吉林大学学报(信息科学版);2014年05期

4 赵春蕾;戴明;孙丽娜;孙乐;孙崇尚;张晶;冯磊;;H.264/AVC码率控制中初始量化参数的估计[J];光学精密工程;2014年09期

5 金磊;谢伟凯;林艺;鲁晨平;申瑞民;;基于H.264的屏幕视频实时编码器优化[J];计算机工程;2012年16期

6 罗红兵;张晓霞;王伟;武林平;;科学计算应用程序单核指令级优化研究[J];计算机研究与发展;2014年06期

7 张新晨;肖秀秀;赵娅;黎伟;江昊;肖进胜;;一种HEVC帧内预测快速算法[J];计算机工程;2014年10期

8 路伟;余宁梅;南江涵;王冬芳;;并行可配置的HEVC熵编码的VLSI结构[J];计算机工程与应用;2014年03期

9 张奕;;基于H.264的视频网络传输方法的研究[J];现代导航;2012年05期

  本文关键词：基于异构多核的高性能视频编码器研究与实现，由笔耕文化传播整理发布。

，

本文编号：373211