基于40-nm CMOS工艺毫米波锁相环关键模块研究与设计

发布时间：2020-11-16 01:59

　　随着半导体工艺的进步,晶体管性能的提升,使得毫米波电路得到了极大的发展,如短距离无线通信和毫米波雷达等。由于CMOS工艺的低成本和高集成度,采用CMOS工艺的毫米波电路设计正在成为主流研究方向。毫米波频率综合器作为核心模块,影响着系统的性能,如相位噪声影响毫米波雷达的识别能力和通信系统的误码率。本文的主要工作是采用40-nm CMOS工艺设计毫米波频率综合器中的关键模块。本文首先分析了压控振荡器(Voltage Controled Oscillator,VCO)直接谐振在毫米波和低频VCO级联倍频器两种不同的毫米波频率源产生方案。若VCO直接谐振在目标频率,由于毫米波无源器件性能差,VCO的调频范围和相位噪声相互制衡,无法同时满足系统要求;此外信号能从衬底、电源和空间电磁耦合至VCO谐振腔,对其造成频率牵引现象,恶化其性能。而采用低频VCO级联倍频器方案能够减轻或避免以上问题,因此本文采用低频VCO级联倍频器的方式产生毫米波频率源。本文主要工作为基于40-nm CMOS工艺设计VCO,注入锁定倍频器(Injectio-Locked Frequency Multiplier,ILFM),及VCO和ILFM之间的本振馈线电路。对于VCO,首先介绍了线性时不变和线性时变两种相位噪声模型,分析了影响1/f~3噪声和1/f~2噪声的因素,为相位噪声优化提供方向;其次介绍了VCO中无源器件的设计及优化方法;总结了多种VCO的相位噪声优化方法。本文设计的VCO采用NMOS交叉耦合管,2 Bits开关电容和变容管调频结构,调频范围为37.2 GHz-42.5 GHz,相位噪声为-95.53 dBc/Hz@1 MHz。对于ILFM,首先分析了不同谐波信号注入方式,最终选择耦合谐振结构,即变压器既耦合注入信号又作为谐振腔的谐振电感;其次分析了增大ILFM锁定范围的方向:增大最大注入锁定角和优化谐振腔的相位响应;接着分析了耦合谐振ILFM谐振腔的相位响应,及谐振腔相位出现过零平坦现象的条件;最后基于耦合谐振设计了本文的宽锁定范围的ILFM。本文所设计的耦合谐振ILFM锁定范围为70.2-105 GHz,倍频后相对于输入信号的相位噪声恶化了6.6 dB左右,与理论上的恶化6 dB很接近。
【学位单位】：东南大学
【学位级别】：硕士
【学位年份】：2019
【中图分类】：TN911.8
【部分图文】：

第 3 章电路设计片上巴伦 TX1 和共源共栅放大器 BUF输入，ILFM 输入端需要一个巴伦将输高，所以一般采用片上巴伦。考虑到比为 1：2，其中初级为输入端，为单如图3.27所示。

ILFM输入

频谱图,瞬态波形,频谱图,走线

图 4.3 VCO 输出瞬态波形及频谱图，因为在 40-nm CMOS 工艺中，M2-M8 金属性质相同，只是离衬底的距离不一样；第二层最厚的两层金属，M9 和 M10，走线损耗小，不会恶化谐振腔 Q 值。虽然采用 M2-M8 路对称性有提升，但是考虑到 M2-M8 层金属的方块电阻很大，对谐振腔的 Q 值影响更 VCO 谐振腔走线中均采用顶层最厚金属 M9 和 M10 走线。
【相似文献】

相关期刊论文前6条

1 黄正峰;李雪健;鲁迎春;欧阳一鸣;方祥圣;易茂祥;梁华国;倪天明;;65 nm CMOS工艺的低功耗加固12T存储单元设计[J];计算机辅助设计与图形学学报;2019年03期

2 高向红;孙玲玲;苏国东;;基于65 nm CMOS工艺的D波段功率放大器设计[J];杭州电子科技大学学报(自然科学版);2017年06期

3 金湘亮;曹灿;杨红姣;;高性能单光子雪崩二极管在180 nm CMOS工艺中的设计与实现（英文）[J];红外与毫米波学报;2018年01期

4 余得水;何进;陈伟;王豪;常胜;黄启俊;童志强;;基于55 nm CMOS工艺的2.5 Gbit/s高灵敏度跨阻放大器[J];微电子学;2018年03期

5 徐成阳;;一种基于40nm CMOS工艺的新型温度补偿、高电源抑制比的带隙基准源[J];电子产品世界;2018年04期

6 王征晨;王兴华;仲顺安;;90nm CMOS工艺高速锁相环设计与优化[J];北京理工大学学报;2018年01期

相关硕士学位论文前5条

1 李天助;基于40nm CMOS工艺模拟波束成型接收前端的研究与设计[D];东南大学;2019年

2 陈宇翔;基于40-nm CMOS工艺毫米波锁相环关键模块研究与设计[D];东南大学;2019年

3 贺平洋;基于40nm CMOS工艺的变压器耦合毫米波功率放大器的设计[D];东南大学;2017年

4 李兰芳;基于65nm CMOS工艺的8Gbps时钟数据恢复电路的设计与实现[D];国防科学技术大学;2016年

5 孙迪;40nm CMOS工艺下11bit高分辨率流水线型时间数字转换器设计[D];西安电子科技大学;2017年