LT喷泉码低复杂度编译码器的设计
发布时间：2021-02-02 02:02
数字喷泉码是一种用于实现大规模数据分发和可靠广播的理想编码方案,具有无码率和反馈信息少这两大优势,非常适合于无线通信中的信道编码。卢比变换（LT）码作为数字喷泉吗的第一种实现方式,其译码冗余度与码长成反比,而较长的码长会增加编码生成矩阵的数据量,进而增加设计的复杂度和硬件资源消耗。本文结合码本技术的特点,采用System Verilog语言设计了一个低复杂度的中等码长LT码编译码器。总结了LT码的研究现状,介绍了LT码的设计理论和码本技术在LT编译码器设计中的应用。LT码编译码电路的码率为4Mbits,数据收发工作频率为16MHz,译码冗余低于0.5,码长为1024。为了降低设计的复杂度,在LT编码器的设计中,应用码本技术对生成矩阵数据进行压缩,然后在度分布模块中采用截断的度分布函数和改进的查找表方法。在译码器的设计中,去掉解压缩过程,直接采用经过压缩的数据进行在线译码,运算模块中加入了位置向量表以及空地址查找的功能。完成LT码编译码器的RTL级设计后,对LT码编译码器进行了System Verilog验证平台的功能仿真和FPGA验证,仿真和验证结果表明,所设计的LT码编译码器具有电路...
【文章来源】：东南大学江苏省 211工程院校 985工程院校 教育部直属院校
【文章页数】：74 页
【学位级别】：硕士
【部分图文】：
图３．１６奇係器和存储单元读写功能验证结果??在图３．１６中，第１姐代表度分布巧数査找表空间的配置结果与对比，第２组代表随机数种子寄存??
为了验证编码器整体功能是否正常，本文使用验证平台化真了?１０００个编码数据包。先给设计和??Ｍｏｄｅｌ迸行配置，然后写入随机数据作为源数据，最后在Ｓｃｏｒｅｂｏａｒｄ中逐个对比来自ＤＵＴ和Ｍｏｄｅｌ中??的编码数掘包。经过不断的修改设计和验证平台中的错误，最终全部通过。结果如图３．１７所示；?．??Ｃｈｒｏｎｏｌｏｇｉｃ?ＶＣＳ?ｓｉ刖ｌａｔｏｒ?ｃｏｐｙｒｉｇｈｔ?巧９１－２０１２??Ｃｏｎｔａｉｎｓ?Ｓｙｎｏｐｓｙｓ?ｐｒｏｐｒｉｅｔａｒｙ?Ｉｎｆｏｒｍａｔｉｏｎ．??Ｃｏｍｐｉｌｅｒ?ｖｅｒｓｉｏｎ?６－２０１２．０９；?Ｒｕｎｔｉｍｅ?ｖｅｒｓｉｏｎ?Ｇ－２０１２．０９；?Ａｐｒ?７?２２：１８?２０１５??＠１５?ｒｅｓｅｔ?ｓｕｃｅｓｓ?ｉｎ?巧ｏｄｅｌ??＠４５?ｒｅｓｅｔ?ｓｕｃｅｓｓ?ｉｎ?ｍｏｄｅｌ??ｐａｒａｍｅｔｅｒ?Ｒ?ｉｓ：?２?ｂｅｔａ?ｉｓ：ｌ．０２３６６０?ｄｅｌｔ?ｉｓ?０．０１０００日??＠目巧?１４６３５?ｗｒｉｔｅ?ｄｉｓｔ?ｓｕｃｃｅｓｓ?ｉｎ?ｍｏｄｅｌ??＠６２９１４７２５?ｗｒｉｔｅ?「ａｎｄ?ｓｅｅｄ?ｓｕｃｅｓｓ?ｉｎ?ｍｏｄｅｌ??＠６巧１４７８３?ｃｏｎｆｉｇ?ｓｕｃｃｅｓｓ?ｉｎ?ＯＵＴ??＠６３１６０５７５?ｗｒｉｔｅ?ｄａｔａ?ｓｕｃｃｅｓｓ?ｉｎ?ｍｏｄｅｌ??ｎｕｍｂｅｒ?ｏｆ?ｅｒｒｏｒｓ?ｉｓ?：?０??ｔｏｔａｌ?ｐａｃｋｅｔ?ｎｕｍｂｅｒ?ｉｓ?：?１０００??弓ｆｉｎｉｓｈ?ｃａｌｌｅｄ?ｆｒｏ描卡ｌｉｅ?．?．／ｌｅｓｔｂｅｎｃｈ／ｓｃｏｒｅｂｏａｒｄ．ｓｖ＂
下ｉｍｅ：巧１３目２巧??ＣＰＵ?Ｔｉｍｅ：?１７．６９０?ｓｅｃｏｎｄｓ；?Ｄａｔａ?ｓｔｒｕｃｔｕｒｅ?ｓｉｚｅ：?４．娜ｂ??下ｈｕ?Ａｐｒ?７?２２：１８：４９?２０王６??图３．１７编码器编码数据包验证结果??编码器顶记模块波形仿真如下：??（１）编码器的配置过程波形仿真如图３．１８所示。??—＿ｓ?品；ｒ□＂ｉ＿ｒＬｊｎ＿ｎ＿ｎｉｎ＿ｎ＿ｎ＿ｒｕｎ＿ｊｎ＿ｒＴｉｎ＿ｎ＿??ｉ；－Ｄ￣ａｄｄｒｐｉ?巧?３２＇ｈＯ＂?０?００００?０００，佈）［■〇〇〇〇）［?〇〇，〇?〇〇化?ｒ〇〇〇〇）ｊ?〇〇，〇?〇〇Ｍ?＾?００１０?００００??Ｉ：ｊ－？■?ｄａｌａｊｎｐｉ巧?化６。ｃａａ７?００００?邮０２?｝■００００《?３００６４７２３?）（‘００００）；?００００?的卵?Ｊ?８１Ｍ?２ｃ１６?｜?巧日６?ｃｄＺｅ?；?２ｃ坑６５ｄ５?｜?化ｃｆ??吉；－Ｄ－ｄａｉａ＿ｓｉＺ０［ｌ：Ｏ］?Ｚ＇ｈＺ?２?￣￣＼?０?…２?＼—０＼?Ｚ?￣??—Ｄ■…址?ｌｅ?ＳｔＯ?Ｉ?Ｉ?Ｉ?Ｉ?Ｉ?Ｉ?Ｉ?Ｉ?Ｉ?Ｉ?Ｉ?Ｉ??－．ｆｒ？巧?１?Ｓｔｉ?Ｉ?Ｉ?Ｉ?Ｉ??－Ｂ?ｃｓｎ＿出幻?Ｓｔｌ?Ｉ?Ｉ??－１?ｃｓｎ＿ｒａｎｄ?Ｓｔｌ?｜?｜??？？?ｃｓ叩呵?４－ｈｆ?ｆ?《０１下Ｔ?可ｆ《０?ｒ￣ｎ??串－，ａｄｄｒ＿ｍｅｍｐ３：０］?１４‘ｈ扣ｂｅ?〇〇〇〇?Ｉ?〇〇〇４?ｊ?０００日；??图３．１８编妈器配置过程波形仿真图??在圈３．１８中，按照地址倍号ａｄ血值可ｔＪｌ看出，验证平台分别对度分布模块、随机数模块、源数据??存放拨块进行了配置或数据写入。?
本文编号：3013841
【文章来源】：东南大学江苏省 211工程院校 985工程院校 教育部直属院校
【文章页数】：74 页
【学位级别】：硕士
【部分图文】：
图３．１６奇係器和存储单元读写功能验证结果??在图３．１６中，第１姐代表度分布巧数査找表空间的配置结果与对比，第２组代表随机数种子寄存??
为了验证编码器整体功能是否正常，本文使用验证平台化真了?１０００个编码数据包。先给设计和??Ｍｏｄｅｌ迸行配置，然后写入随机数据作为源数据，最后在Ｓｃｏｒｅｂｏａｒｄ中逐个对比来自ＤＵＴ和Ｍｏｄｅｌ中??的编码数掘包。经过不断的修改设计和验证平台中的错误，最终全部通过。结果如图３．１７所示；?．??Ｃｈｒｏｎｏｌｏｇｉｃ?ＶＣＳ?ｓｉ刖ｌａｔｏｒ?ｃｏｐｙｒｉｇｈｔ?巧９１－２０１２??Ｃｏｎｔａｉｎｓ?Ｓｙｎｏｐｓｙｓ?ｐｒｏｐｒｉｅｔａｒｙ?Ｉｎｆｏｒｍａｔｉｏｎ．??Ｃｏｍｐｉｌｅｒ?ｖｅｒｓｉｏｎ?６－２０１２．０９；?Ｒｕｎｔｉｍｅ?ｖｅｒｓｉｏｎ?Ｇ－２０１２．０９；?Ａｐｒ?７?２２：１８?２０１５??＠１５?ｒｅｓｅｔ?ｓｕｃｅｓｓ?ｉｎ?巧ｏｄｅｌ??＠４５?ｒｅｓｅｔ?ｓｕｃｅｓｓ?ｉｎ?ｍｏｄｅｌ??ｐａｒａｍｅｔｅｒ?Ｒ?ｉｓ：?２?ｂｅｔａ?ｉｓ：ｌ．０２３６６０?ｄｅｌｔ?ｉｓ?０．０１０００日??＠目巧?１４６３５?ｗｒｉｔｅ?ｄｉｓｔ?ｓｕｃｃｅｓｓ?ｉｎ?ｍｏｄｅｌ??＠６２９１４７２５?ｗｒｉｔｅ?「ａｎｄ?ｓｅｅｄ?ｓｕｃｅｓｓ?ｉｎ?ｍｏｄｅｌ??＠６巧１４７８３?ｃｏｎｆｉｇ?ｓｕｃｃｅｓｓ?ｉｎ?ＯＵＴ??＠６３１６０５７５?ｗｒｉｔｅ?ｄａｔａ?ｓｕｃｃｅｓｓ?ｉｎ?ｍｏｄｅｌ??ｎｕｍｂｅｒ?ｏｆ?ｅｒｒｏｒｓ?ｉｓ?：?０??ｔｏｔａｌ?ｐａｃｋｅｔ?ｎｕｍｂｅｒ?ｉｓ?：?１０００??弓ｆｉｎｉｓｈ?ｃａｌｌｅｄ?ｆｒｏ描卡ｌｉｅ?．?．／ｌｅｓｔｂｅｎｃｈ／ｓｃｏｒｅｂｏａｒｄ．ｓｖ＂
下ｉｍｅ：巧１３目２巧??ＣＰＵ?Ｔｉｍｅ：?１７．６９０?ｓｅｃｏｎｄｓ；?Ｄａｔａ?ｓｔｒｕｃｔｕｒｅ?ｓｉｚｅ：?４．娜ｂ??下ｈｕ?Ａｐｒ?７?２２：１８：４９?２０王６??图３．１７编码器编码数据包验证结果??编码器顶记模块波形仿真如下：??（１）编码器的配置过程波形仿真如图３．１８所示。??—＿ｓ?品；ｒ□＂ｉ＿ｒＬｊｎ＿ｎ＿ｎｉｎ＿ｎ＿ｎ＿ｒｕｎ＿ｊｎ＿ｒＴｉｎ＿ｎ＿??ｉ；－Ｄ￣ａｄｄｒｐｉ?巧?３２＇ｈＯ＂?０?００００?０００，佈）［■〇〇〇〇）［?〇〇，〇?〇〇化?ｒ〇〇〇〇）ｊ?〇〇，〇?〇〇Ｍ?＾?００１０?００００??Ｉ：ｊ－？■?ｄａｌａｊｎｐｉ巧?化６。ｃａａ７?００００?邮０２?｝■００００《?３００６４７２３?）（‘００００）；?００００?的卵?Ｊ?８１Ｍ?２ｃ１６?｜?巧日６?ｃｄＺｅ?；?２ｃ坑６５ｄ５?｜?化ｃｆ??吉；－Ｄ－ｄａｉａ＿ｓｉＺ０［ｌ：Ｏ］?Ｚ＇ｈＺ?２?￣￣＼?０?…２?＼—０＼?Ｚ?￣??—Ｄ■…址?ｌｅ?ＳｔＯ?Ｉ?Ｉ?Ｉ?Ｉ?Ｉ?Ｉ?Ｉ?Ｉ?Ｉ?Ｉ?Ｉ?Ｉ??－．ｆｒ？巧?１?Ｓｔｉ?Ｉ?Ｉ?Ｉ?Ｉ??－Ｂ?ｃｓｎ＿出幻?Ｓｔｌ?Ｉ?Ｉ??－１?ｃｓｎ＿ｒａｎｄ?Ｓｔｌ?｜?｜??？？?ｃｓ叩呵?４－ｈｆ?ｆ?《０１下Ｔ?可ｆ《０?ｒ￣ｎ??串－，ａｄｄｒ＿ｍｅｍｐ３：０］?１４‘ｈ扣ｂｅ?〇〇〇〇?Ｉ?〇〇〇４?ｊ?０００日；??图３．１８编妈器配置过程波形仿真图??在圈３．１８中，按照地址倍号ａｄ血值可ｔＪｌ看出，验证平台分别对度分布模块、随机数模块、源数据??存放拨块进行了配置或数据写入。?
本文编号：3013841
本文链接：https://www.wllwen.com/kejilunwen/xinxigongchenglunwen/3013841.html
