一种用于高速D/A转换器的高速流水线低逻辑复杂度DEM译码电路
发布时间:2024-12-10 21:33
数模转换器(DAC)是现代数字和模拟电路中用途广泛的重要接口部件。随着计算机、数字信号处理、通信等技术的发展,DAC成为了提高信号处理速度和精度的关键。这些对DAC的精度和速度提出了更高的要求。在高速高精度DAC设计中,高速译码器是整个DAC设计的难点和瓶颈之一。 论文设计了一种用于高速高精度DAC的高速流水线低逻辑复杂度DEM译码电路,能有效地减少高速DAC中信号变换的非线性误差。论文以14位DAC为例来说明这种译码方式的结构特点。14位输入采用5+5+4的分段混合译码方式,其中高五位和中五位都采用新型的低逻辑复杂度的DEM译码方式,低四位采用二进制译码方式。 论文采用Matlab对14位DEM DAC进行建模和仿真,当输入信号频率为121MHz,采样频率为1GHz时,无杂波动态范围为99.84dB,信噪比为85.94dB,有效位数为13.9位,积分非线性误差为0.522LSB,微分非线性误差为0.259LSB。基于SMIC0.18μm1P6M CMOS工艺,工作电压为1.8V,系统频率为1GHz,DEM译码电路芯片面积为100974μm2。论文所设计的高速流水线低逻辑复杂...
【文章页数】:78 页
【学位级别】:硕士
【文章目录】:
摘要
Abstract
第一章 绪论
1.1 研究背景与研究目的
1.2 论文主要研究工作及框架
1.2.1 论文主要研究工作
1.2.2 论文框架
第二章 D/A 转换器性能参数与译码电路的基本原理
2.1 D/A 转换器的结构
2.2 D/A 转换器的性能参数
2.2.1 D/A 转换器的静态特性
2.2.2 D/A 转换器的动态特性
2.3 D/A 转换器的译码结构
2.3.1 电流舵型 D/A 转换器
2.3.2 二进制编码电流舵型 D/A 转换器
2.3.3 温度计编码电流舵型 D/A 转换器
2.3.4 DEM 电流舵型 D/A 转换器
2.4 本章小结
第三章 混合译码技术简介
3.1 混合译码的基本原理
3.2 混合译码的分类
3.2.1 温度计和二进制混合译码
3.2.2 DEM 和二进制混合译码
3.2.3 DEM 和温度计混合译码
3.2.4 DEM、温度计和二进制混合译码
3.3 本章小结
第四章 高速流水线低逻辑复杂度 DEM 译码器的设计
4.1 流水线技术
4.1.1 同步流水线技术
4.1.2 行波流水线技术
4.2 分段式 14 位 D/A 转换器的算法建模
4.3 低逻辑复杂度 DEM 译码电路的实现
4.3.1 低逻辑复杂 DEM 度译码电路设计
4.3.2 低逻辑复杂度 DEM 译码电路 RTL 功能分析
4.4 本章小结
第五章 DEM 译码电路的逻辑综合和时序分析
5.1 逻辑综合的原理及流程
5.1.1 逻辑综合的原理
5.1.2 DC 逻辑综合的流程
5.2 DEM 译码电路的逻辑综合
5.3 DEM 译码电路的静态时序分析
5.4 本章小结
第六章 总结与展望
致谢
参考文献
附录 A INL/DNL 计算 matlab 代码
附录 B 逻辑综合 TCL 脚本
附录 C 静态时序分析 TCL 脚本
研究成果
本文编号:4015692
【文章页数】:78 页
【学位级别】:硕士
【文章目录】:
摘要
Abstract
第一章 绪论
1.1 研究背景与研究目的
1.2 论文主要研究工作及框架
1.2.1 论文主要研究工作
1.2.2 论文框架
第二章 D/A 转换器性能参数与译码电路的基本原理
2.1 D/A 转换器的结构
2.2 D/A 转换器的性能参数
2.2.1 D/A 转换器的静态特性
2.2.2 D/A 转换器的动态特性
2.3 D/A 转换器的译码结构
2.3.1 电流舵型 D/A 转换器
2.3.2 二进制编码电流舵型 D/A 转换器
2.3.3 温度计编码电流舵型 D/A 转换器
2.3.4 DEM 电流舵型 D/A 转换器
2.4 本章小结
第三章 混合译码技术简介
3.1 混合译码的基本原理
3.2 混合译码的分类
3.2.1 温度计和二进制混合译码
3.2.2 DEM 和二进制混合译码
3.2.3 DEM 和温度计混合译码
3.2.4 DEM、温度计和二进制混合译码
3.3 本章小结
第四章 高速流水线低逻辑复杂度 DEM 译码器的设计
4.1 流水线技术
4.1.1 同步流水线技术
4.1.2 行波流水线技术
4.2 分段式 14 位 D/A 转换器的算法建模
4.3 低逻辑复杂度 DEM 译码电路的实现
4.3.1 低逻辑复杂 DEM 度译码电路设计
4.3.2 低逻辑复杂度 DEM 译码电路 RTL 功能分析
4.4 本章小结
第五章 DEM 译码电路的逻辑综合和时序分析
5.1 逻辑综合的原理及流程
5.1.1 逻辑综合的原理
5.1.2 DC 逻辑综合的流程
5.2 DEM 译码电路的逻辑综合
5.3 DEM 译码电路的静态时序分析
5.4 本章小结
第六章 总结与展望
致谢
参考文献
附录 A INL/DNL 计算 matlab 代码
附录 B 逻辑综合 TCL 脚本
附录 C 静态时序分析 TCL 脚本
研究成果
本文编号:4015692
本文链接:https://www.wllwen.com/shekelunwen/ljx/4015692.html