一种基于IP参数表的数字SoC的PPA快速预评估方法
发布时间：2021-12-18 02:21
随着数字SoC设计技术的发展,半导体制造技术的进步,芯片设计者已不再将芯片工作速度作为唯一关注的设计目标,而是追求芯片的性能、功耗和面积（Performance Power and Area,PPA）之间的平衡。同时,激烈的市场竞争以及芯片设计规模和设计成本的增加,使得设计者对于设计速度和设计周期有了更严苛的需求。本文针对数字SoC设计中现存的设计速度与PPA平衡、优化的问题,借鉴于IP重用技术,提出了一种基于IP参数表的数字SoC的PPA快速预评估方法。首先针对无PPA参数表的软IP在逻辑综合阶段设计了 IP参数表的提取流程,其次分析了数字SoC内部IP的联接关系,包括IP核的串联与并联,并针对这些联接关系给出了对应的评估公式,在此基础上,设计了 PPA的预评估流程。在数字SoC设计的起始阶段,设计者就可以分析设计中IP的种类、数量和互联关系,然后查询IP的PPA参数表估算出整体设计的速度、面积和功耗。为验证本文评估方法的可靠性,设计并实现了同构双核MCU,并通过仿真的方式对其进行了功能验证。最后以MCU为数字SoC设计实例,以MCU中各功能模块为基础的IP,在UMC180nm工艺下...
【文章来源】：西安理工大学陕西省
【文章页数】：62 页
【学位级别】：硕士
【部分图文】：
芯片集成度与设计成本占比Fig.1-1ChipIntegrationandDesignCostRatio
西安理工大学硕士学位论文2比的增长情况，随着芯片集成度的增长，芯片的设计与验证开销已占到芯片成本的80%以上。其次，设计的优化问题。在数字SoC设计流程[11,12]中，如图1-2所示，系统功能描述是整个数字SoC设计的起始阶段，是系统最高层次的抽象描述，在该阶段需要确定SoC系统规格，主要是针对整个电子系统性能的描述，包括系统功能、性能、物理尺寸、制造工艺等，即制定系统的各项设计指标[13]。SoC由于其电路规模较大，所以当前SoC设计不再单纯追求极致的工作速度，而是需要在不同设计指标之间寻求最佳的平衡，通常为性能、功耗和面积(PerformancePowerandArea,PPA)[14]。因此设计指标如果制定得比较粗糙的话，设计者就需要在设计过程中（逻辑综合阶段）多次迭代设计来确定设计的优化方向，并缓慢接近最佳的PPA。这会极大的延长设计周期，并拖慢产品的上市时间。图1-2数字SoC设计流程Fig.1-2ProcessofDigitalSoCDesign综上所述，数字SoC芯片设计中PPA平衡不优、上市时间严苛和设计的开发成本占比过高等问题日益严重，因此，研究如何加快数字SoC芯片的设计速度具有十分重要的意义。1.2国内外研究现状1.2.1EDA为提高数字SoC芯片的设计速度、加快产品的上市时间、降低设计成本，研究人员
，ARM、Synopsys和Cadence分别位列前三。IP种类繁多，来自于不同的供应厂商，各自之间可能会在接口和协议等方面有所差异。因此，国际上早在1996年就成立了VSIA，目前已有200余家集成电路相关企业加入其中[21]。该组织致力于IP设计规范化和接口标准化的研究，目前已是该领域国际公认的权威机构。国内，我们于2002年成立了IP标准工作组，并发布了《IP质量评测》等一系列标准。这些标准从文档、设计、验证和测试等多方面规定了IP质量评测的内容。同时，也指出IP的评测的手段以EDA工具为基础，评估的结果以电子表格的形式给出。图1-32018年全球IP供应商市场占比Fig.1-3MarketShareofGlobalIPVendorsin2018EDA和IP核的应用无疑可以加快数字SoC芯片的设计速度，但随着数字SoC应用领域的不断扩展和电路规模的不断增长，设计速度的需求也在持续增长，因此研究如何加快数字SoC的设计速度也将是一条永无止境的道路。本文将从数字SoC芯片PPA快速预评估的角度研究如何加快芯片的设计速度。目前，数字SoC的PPA评估方法主要有以下几种：（1）文档评估文档评估方法是在设计开始阶段，由系统架构师确定整个SoC系统所需的所有IP核，并收集所有IP的网站信息、技术手册和产品声明等相关信息，在此基础上设计人员根据自己长期的设计经验来分析各IP的相关信息，并预评估出SoC系统的整体性能。但是，Dukic和Welling指出已有产品的供应商提供的产品参数可能有夸大的成分[22]。同时，这种方法的主观性太强，过于依赖个人能力，预评估的结果往往会不准确，而且会因为个人能力的不同导致预评估数据波动较大。（2）市场调查
【参考文献】：
期刊论文
[1]基于SoC系统的IP核评测平台开发[J]. 李杰,肖立伊,赤诚,李安龙,李洪辰. 微电子学与计算机. 2017(06)
[2]基于嵌入式微处理器IP核的SoC物理设计[J]. 董培培. 微处理机. 2017(01)
[3]面向系统级芯片的串行外设接口模块设计[J]. 杨晓,李战明. 计算机应用. 2015(12)
[4]集成电路芯片领域的研发产业及展望[J]. 王一鸣. 中国发展. 2014(02)
[5]嵌入式系统开发中敏捷方法的应用研究综述[J]. 荣国平,刘天宇,谢明娟,陈婕妤,张贺,陈道蓄. 软件学报. 2014(02)
硕士论文
[1]面向分组密码算法的可重构架构仿真器设计与实现[D]. 赵利锋.东南大学 2018
[2]基于AXI的SoC互联结构的设计与验证[D]. 肖潇.国防科学技术大学 2015
本文编号：3541432
【文章来源】：西安理工大学陕西省
【文章页数】：62 页
【学位级别】：硕士
【部分图文】：
芯片集成度与设计成本占比Fig.1-1ChipIntegrationandDesignCostRatio
西安理工大学硕士学位论文2比的增长情况，随着芯片集成度的增长，芯片的设计与验证开销已占到芯片成本的80%以上。其次，设计的优化问题。在数字SoC设计流程[11,12]中，如图1-2所示，系统功能描述是整个数字SoC设计的起始阶段，是系统最高层次的抽象描述，在该阶段需要确定SoC系统规格，主要是针对整个电子系统性能的描述，包括系统功能、性能、物理尺寸、制造工艺等，即制定系统的各项设计指标[13]。SoC由于其电路规模较大，所以当前SoC设计不再单纯追求极致的工作速度，而是需要在不同设计指标之间寻求最佳的平衡，通常为性能、功耗和面积(PerformancePowerandArea,PPA)[14]。因此设计指标如果制定得比较粗糙的话，设计者就需要在设计过程中（逻辑综合阶段）多次迭代设计来确定设计的优化方向，并缓慢接近最佳的PPA。这会极大的延长设计周期，并拖慢产品的上市时间。图1-2数字SoC设计流程Fig.1-2ProcessofDigitalSoCDesign综上所述，数字SoC芯片设计中PPA平衡不优、上市时间严苛和设计的开发成本占比过高等问题日益严重，因此，研究如何加快数字SoC芯片的设计速度具有十分重要的意义。1.2国内外研究现状1.2.1EDA为提高数字SoC芯片的设计速度、加快产品的上市时间、降低设计成本，研究人员
，ARM、Synopsys和Cadence分别位列前三。IP种类繁多，来自于不同的供应厂商，各自之间可能会在接口和协议等方面有所差异。因此，国际上早在1996年就成立了VSIA，目前已有200余家集成电路相关企业加入其中[21]。该组织致力于IP设计规范化和接口标准化的研究，目前已是该领域国际公认的权威机构。国内，我们于2002年成立了IP标准工作组，并发布了《IP质量评测》等一系列标准。这些标准从文档、设计、验证和测试等多方面规定了IP质量评测的内容。同时，也指出IP的评测的手段以EDA工具为基础，评估的结果以电子表格的形式给出。图1-32018年全球IP供应商市场占比Fig.1-3MarketShareofGlobalIPVendorsin2018EDA和IP核的应用无疑可以加快数字SoC芯片的设计速度，但随着数字SoC应用领域的不断扩展和电路规模的不断增长，设计速度的需求也在持续增长，因此研究如何加快数字SoC的设计速度也将是一条永无止境的道路。本文将从数字SoC芯片PPA快速预评估的角度研究如何加快芯片的设计速度。目前，数字SoC的PPA评估方法主要有以下几种：（1）文档评估文档评估方法是在设计开始阶段，由系统架构师确定整个SoC系统所需的所有IP核，并收集所有IP的网站信息、技术手册和产品声明等相关信息，在此基础上设计人员根据自己长期的设计经验来分析各IP的相关信息，并预评估出SoC系统的整体性能。但是，Dukic和Welling指出已有产品的供应商提供的产品参数可能有夸大的成分[22]。同时，这种方法的主观性太强，过于依赖个人能力，预评估的结果往往会不准确，而且会因为个人能力的不同导致预评估数据波动较大。（2）市场调查
【参考文献】：
期刊论文
[1]基于SoC系统的IP核评测平台开发[J]. 李杰,肖立伊,赤诚,李安龙,李洪辰. 微电子学与计算机. 2017(06)
[2]基于嵌入式微处理器IP核的SoC物理设计[J]. 董培培. 微处理机. 2017(01)
[3]面向系统级芯片的串行外设接口模块设计[J]. 杨晓,李战明. 计算机应用. 2015(12)
[4]集成电路芯片领域的研发产业及展望[J]. 王一鸣. 中国发展. 2014(02)
[5]嵌入式系统开发中敏捷方法的应用研究综述[J]. 荣国平,刘天宇,谢明娟,陈婕妤,张贺,陈道蓄. 软件学报. 2014(02)
硕士论文
[1]面向分组密码算法的可重构架构仿真器设计与实现[D]. 赵利锋.东南大学 2018
[2]基于AXI的SoC互联结构的设计与验证[D]. 肖潇.国防科学技术大学 2015
本文编号：3541432
本文链接：https://www.wllwen.com/shoufeilunwen/xixikjs/3541432.html
