基于FPGA的片上网络关键技术研究

发布时间：2023-04-12 05:04

　　随着信息技术的发展,数据量呈爆炸式增长,大数据时代对高速数据传输和处理的需求日益凸显,网络互联结构将逐渐成为数据传输系统应用发展的主流方式。片上网络采用计算机路由通信的方式实现多核系统并行网络的数据传输,从根本上解决了传统总线结构的使用权竞争和网络扩展问题,势必成为新一代多核处理系统的主流通信架构。针对上述需求,本课题通过FPGA展开了片上网络关键技术的研究,为片上网络多核处理系统的研究和发展奠定基础。本文通过对拓扑结构、路由算法和交换流控机制等片上网络基础路由技术的分析,展开了片上网络关键技术的研究,制定了本课题的路由方法,并结合FPGA的并行电路特点设计了片上网络实验平台。通过设计路由节点,包括路由仲裁模块、流控模块、虚通道、交叉开关和网络接口,在FPGA上实现了基于XY路由算法的2×2 2D-Mesh片内路由结构。通过高速串行技术完成了传输速度匹配、端口配置、数据对齐设计、数据解析设计,实现了基于GTX的片间互联结构。最终通过Xilinx Kintex-7 FPGA实现了片上网络实验平台,通过Vivado软件和实验系统对本课题设计的片内路由结构和片间互联结构进行了验证和测试。实验...

【文章页数】：65 页

【学位级别】：硕士

【文章目录】：
摘要
abstract
1.绪论
    1.1 研究背景及意义
    1.2 国内外研究现状
        1.2.1 国外研究现状
        1.2.2 国内研究现状
    1.3 论文章节架构
2.片上网络路由方法设计
    2.1 NoC的基本结构
    2.2 片上网络路由技术
        2.2.1 拓扑结构
        2.2.2 路由算法
        2.2.3 交换机制
        2.2.4 流控机制
    2.3 路由方法设计
    2.4 本章小结
3.片内路由结构设计
    3.1 路由数据结构设计
    3.2 路由节点设计
        3.2.1 路由仲裁模块
        3.2.2 流控模块
        3.2.3 虚通道
        3.2.4 交叉开关
        3.2.5 网络接口
    3.3 本章小结
4.片间互联结构设计
    4.1 高速串行技术
        4.1.1 通信协议
        4.1.2 编码方式
        4.1.3 预加重
    4.2 互联结构设计
        4.2.1 参考时钟
        4.2.2 端口配置
        4.2.3 数据对齐
        4.2.4 数据解析
    4.3 本章小结
5.实验平台设计与测试
    5.1 实验平台设计
        5.1.1 电源保护电路设计
        5.1.2 电源电路设计
        5.1.3 实验平台互联接口设计
    5.2 片内路由结构仿真验证
    5.3 片间互联结构验证测试
        5.3.1 互联结构信道测试
        5.3.2 互联结构通信验证
    5.4 本章小结
6.总结与展望
    6.1 全文总结
    6.2 下一步工作建议及展望
参考文献
攻读硕士期间发表的论文及所取得的研究成果
致谢



本文编号：3790489