集成电路追踪系统数据压缩与调试系统设计技术研究

发布时间：2021-10-10 23:42

　　随着半导体技术的快速发展,数以亿计的晶体管集成在单芯片上,多核片上系统的多电源域划分,功耗,吞吐量,时钟同步等问题使得芯片设计异常复杂。如果不限定测试场景,可以认为各种功能组合条件下的测试用例趋近无穷多,在有限的项目周期下很难完成芯片的设计验证工作。为了保证芯片上市时间,硅前验证做了很场景限定,因此在各个子模块及系统级做过较为完备的验证,硅后测试或者平台开发时仍会发现功能验证漏洞。如果工程样片在硅后验证时,电路内部节点状态可观测性差,片外获得信息不准确,会使得硅后追踪调试变得异常困难。为了提高芯片硅后可调试性,增加追踪数据带宽,本文做了以下研究,并取得成果。论文首先提出了一种全新的监测信号选择方式,该方式摒弃了传统的分散式监测信号选择,而采用了广播选择模式选择监测信号,即利用同一套寄存器进行监测信号选择,选择出整个芯片所需输出的监测信号。计算结果说明采用本文所设计的监测信号选择系统,选择寄存器数目线性增长,而分散式选择模式下寄存器数目则以几何级数增长。而且本文所提出的信号监测系统信号监测容量明显增大。监测选择出的信号在本文设计的追踪调试系统中被送往片上逻辑分析仪。通过逻辑分析矩阵和追踪... 

【文章来源】：西安电子科技大学陕西省 211工程院校 教育部直属院校

【文章页数】：111 页

【学位级别】：博士

【文章目录】：
摘要
ABSTRACT
缩略语对照表
第一章 绪论
    1.1 引言
    1.2 VLSI电路验证流程
        1.2.1 硅前验证技术
        1.2.2 制造测试技术
        1.2.3 硅后验证技术
    1.3 国内外研究现状
    1.4 论文研究内容和贡献
    1.5 论文的组织结构
第二章 调试系统信号监测模块设计
    2.1 信号监测结构设计
        2.1.1 分布式片上监测信号选择
        2.1.2 广播式片上监测信号选择
    2.2 片上逻辑分析仪
        2.2.1 片上逻辑分析仪设计
        2.2.2 片上逻辑分析仪总线追踪应用
        2.2.3 片上逻辑分析仪功耗分析应用
        2.2.4 片上逻辑分析仪备用电路应用
    2.3 本章小结
第三章 片上调试追踪系统设计
    3.1 典型数据追踪系统
        3.1.1 典型仲裁器追踪系统
        3.1.2 仲裁器追踪时间戳设计
        3.1.3 仲裁器追踪数据带宽优化
        3.1.4 仲裁追踪溢出监测器设计
    3.2 总线访问追踪系统
    3.3 单向NoC的数据追踪系统
        3.3.1 单向NoC追踪系统簇划分
        3.3.2 单向NoC追踪系统网络接口协议
        3.3.3 单向NoC追踪系统延迟计算
        3.3.4 单向NoC追踪系统路由器设计
        3.3.5 单向NoC追踪系统实现
        3.3.6 单向NoC追踪系统调试实例
        3.3.7 单向NoC追踪系统结果分析
    3.4 追踪系统数据输出
        3.4.1 追踪数据外设存储器输出设计
        3.4.2 追踪数据引脚输出
    3.5 本章小结
第四章 追踪系统数据压缩
    4.1 追踪指令压缩
        4.1.1 内核指令特征
        4.1.2 指令压缩探测电路
    4.2 数据无损压缩
        4.2.1 LZ77算法硬件优化设计
        4.2.2 哈夫曼高速移位拼接
        4.2.3 无损压缩验证平台
        4.2.4 无损压缩测试结果
    4.3 追踪输出结构中的压缩单元
    4.4 本章小结
第五章 片上调试系统设计
    5.1 片上调试技术
        5.1.1 JTAG片上调试技术研究
        5.1.2 通用总线接口调试设计
    5.2 多核片上调试设计
        5.2.1 交叉触发接口及矩阵设计
        5.2.2 多核调试系统交叉触发矩阵设计
    5.3 多核系统暂停模式
    5.4 硬件系统核心存储设计
    5.5 本章小结
第六章 混合信号测试系统设计
    6.1 混合信号电路测试相关问题
    6.2 射频信号电路内建自测
        6.2.1 射频内建自建测试结构
        6.2.2 射频内建自测校准电路
        6.2.3 通过CORDIC进行数字傅里叶变换
        6.2.4 低成本DSP信噪比计算
        6.2.5 测量结果分析
    6.3 本章小结
第七章 总结与展望
    7.1 研究结论
    7.2 展望
参考文献
致谢
作者简介


【参考文献】：
期刊论文
[1]Gzip压缩的硬件加速电路设计[J]. 李冰,王超凡,顾巍,董乾.  电子学报. 2017(03)
[2]3D叠层封装集成电路的缺陷定位方法[J]. 林晓玲,恩云飞,姚若河.  华南理工大学学报(自然科学版). 2016(05)
[3]基于CORDIC的FFT处理器设计[J]. 马超.  信息技术. 2015(07)
[4]测试探针结构的技术发展[J]. 李晓惠.  制造业自动化. 2013(21)
[5]超大规模集成电路可调试性设计综述[J]. 钱诚,沈海华,陈天石,陈云霁.  计算机研究与发展. 2012(01)
[6]基于SOPC的逻辑分析IP核设计[J]. 付平,徐聪,尹洪涛.  电子测量技术. 2011(07)
[7]有效的哈希冲突解决办法[J]. 张朝霞,刘耀军.  计算机应用. 2010(11)
[8]基于OCP接口的片上网络性能评估平台[J]. 罗丹,吴宁.  中国集成电路. 2010(08)
[9]Huffman编解码及其快速算法研究[J]. 李晓飞.  现代电子技术. 2009(21)
[10]基于路由器解析式模型的NoC网络性能分析方法[J]. 赖明澈,王志英,戴葵.  计算机辅助设计与图形学学报. 2009(03)

硕士论文
[1]在系统逻辑分析仪的电路设计与实现[D]. 曾波.电子科技大学 2012
[2]片上网络路由算法研究[D]. 朱小兵.西安电子科技大学 2009



本文编号：3429374