高压SOI-pLDMOS器件可靠性机理及模型研究

发布时间：2017-05-06 21:08

  本文关键词：高压SOI-pLDMOS器件可靠性机理及模型研究，由笔耕文化传播整理发布。

【摘要】：绝缘体上硅(SO1)功率集成器件具有集成密度高、静态功耗低、开关速度快及抗闩锁能力强等优点,而p型横向双扩散MOS器件(pLDMOS)作为高边驱动可以简化功率集成电路的复杂度,减小芯片面积,因此,SOI-pLDMOS器件已经广泛应用于平板显示驱动芯片、浮棚驱动芯片、电源管理芯片及音频功放芯片等诸多功率集成电路中。近年来,新型SOI-pLDMOS器件不断涌现,其开关特性、电流密度及击穿能力等电学特性已大幅提升,但其自身面临的可靠性问题却依然严重,甚至成为制约其进一步发展的瓶颈,迫切需要对SOI-pLDMOS的可靠性机理及相关模型展开深入研究,这对研制长寿命SOI-pLDMOS器件及相关功率集成电路具有重要意义。本文从系统应用需求出发,详细研究了SOI-pLDMOS器件的热载流子退化、dv/dt应力损伤及静电泄放(ESD)失效等可靠性问题,揭示了其可靠性内在机理,建立了相应的表征模型；进而基于研究结果,提出了高可靠的SOI-pLDMOS器件,并成功应用于高压显示驱动芯片。在课题研究过程中,以第一作者发表SCI论文10篇,参加国际会议4次,申请国家发明专利10项(1项已授权),此外,本文的研究成果已作为重要内容荣获2013年教育部技术发明一等奖(第4完成人)。论文主要创新成果如下：1、揭示了SOI-pLDMOS器件在Ibmax应力下的热载流子退化机理为沟道区界面态产生和栅极金属场板末端热电子注入氧化层,而Igmax应力下的退化机理为沟道区和漂移区均有界面态产生,且沟道区还有大量的热空穴注入栅氧化层；进而基于退化机理,建立了SOI-pLDMOS器件热载流子退化寿命模型,模型的误差小于2%。2、提出了一种带有倒置HV-nwell的新型SOI-pLDMOS器件,该器件不仅可以将器件关态击穿电压和开态电流密度分别提升11.3%和10%,还能有效地减小器件的热载流子退化程度,将器件的工作寿命延长25%。3、揭示了SOI-pLDMOS器件在dv/dt应力下的大效机理为反向恢复电流触发寄生PNP三极管,并建立了SOI-pLDMOS器件的dv/dt应力失效模型,模型误差小于8%；进而提出了一种源端带有高浓度n++注入层的新型SOI-pLDMOS器件结构,该器件可以在不影响常规电学特性的前提下,有效地抑制寄生三极管的触发,将SOI-pLDMOS器件抗击dv/dt冲击能力提升34%。4、发现了SOI-pLDMOS器件的ESD响应行为曲线没有类似n型高压器件的snapback现象,只分为阻断区、雪崩区和二次击穿区,并研究了器件在不同响应区域的电流路径、碰撞电离率分布及热点转移的内在机理,进而基于响应机理,建立了SOI-pLDMOS器件的ESD响应特性行为模型,模型的误差小于7%。5、提出了一种带有双高压阱的新型SOI-pLDMOS器件,该器件可以在不增加任何光刻版次的条件下,将器件ESD鲁棒性提升50%,同时还可以将器件关态击穿电压提升13%。6、基于提出的高可靠SOI-pLDMOS器件,研制了一款SOI基高压显示驱动芯片,该芯片已顺利通过韩国三星、四川长虹等国内外用户的各项可靠性考核,累计获得用户超百万颗的实际应用。
【关键词】：SOI-pLDMOs 热载流子退化 dv/dt ESD 可靠性机理 模型
【学位授予单位】：东南大学
【学位级别】：博士
【学位授予年份】：2015
【分类号】：TN386
【目录】：

• 摘要4-5
• Abstract5-9
• 第一章 绪论9-25
• 1.1. SOI材料优势及制备方法概述9-13
• 1.2. 高压SOI-pLDMOS器件发展及应用13-17
• 1.3. 高压SOI-pLDMOS器件可靠性问题及研究现状17-21
• 1.4. 本文的主要工作及创新21-25
• 第二章 高压SOI-pLDMOS器件设计与制备工艺25-41
• 2.1 高压SOI-pLDMOS器件结构设计25-33
• 2.2 高压SOI-pLDMOS器件版图设计33-37
• 2.3 高压SOI-pLDMOS器件制备与电学特性37-39
• 2.4 本章小结39-41
• 第三章 高压SOI-pLDMOS器件热载流子退化研究41-75
• 3.1 I_(bmax)和I_(gmax)应力下SOI-pLDMOS退化机理研究41-47
• 3.2 器件参数对SOI-pLDMOS热载流子退化的影响47-51
• 3.3 环境温度对SOI-pLDMOS热载流子退化的影响51-52
• 3.4 SOI-pLDMOS器件的热载流子退化恢复效应52-55
• 3.5 SOI-pLDMOS器件的热载流子退化寿命模型55-70
• 3.6 长寿命SOI-pLDMOS器件优化设计70-72
• 3.7 本章小结72-75
• 第四章 高压SOI-pLDMOS器件dv/dt特性研究75-95
• 4.1 高压SOI-pLDMOS器件dv/dt特性测试方法75-77
• 4.2 高压SOI-pLDMOS器件dv/dt应力退化研究77-81
• 4.3 高压SOI-pLDMOS器件dv/dt冲击失效研究81-83
• 4.4 器件参数对SOI-pLDMOS dv/dt能力的影响83-87
• 4.5 高压SOI-pLDMOS器件的dv/dt失效模型87-90
• 4.6 高dv/dt能力SOI-pLDMOS器件优化设计90-92
• 4.7 本章小结92-95
• 第五章 高压SOI-pLDMOS器件ESD特性研究95-125
• 5.1 高压SOI-pLDMOS器件的ESD响应特性95-102
• 5.2 高压SOI-pLDMOS器件ESD冲击退化研究102-104
• 5.3 器件参数对SOI-pLDMOS ESD鲁棒性的影响104-110
• 5.4 高压SOI-pLDMOS器件的ESD响应模型110-119
• 5.5 高鲁棒性SOI-pLDMOS器件优化设计119-122
• 5.6 本章小结122-125
• 第六章 SOI基高压显示驱动芯片设计及可靠性考核125-139
• 6.1 SOI基高压显示驱动芯片设计125-130
• 6.2 SOI基高压显示驱动芯片性能测试130-131
• 6.3 SOI基高压显示驱动芯片可靠性考核及系统应用131-137
• 6.4 本章小结137-139
• 第七章 总结与展望139-143
• 7.1 总结139-141
• 7.2 展望141-143
• 致谢143-145
• 参考文献145-155
• 博士期间取得成果155-157

  本文关键词：高压SOI-pLDMOS器件可靠性机理及模型研究，，由笔耕文化传播整理发布。

本文编号：349134