HINOC2.0 SoC系统HIMAC协处理器的仿真及FPGA验证

发布时间：2017-09-18 18:45

  本文关键词：HINOC2.0 SoC系统HIMAC协处理器的仿真及FPGA验证

  更多相关文章： HINOC2.0 HIMAC 三网融合 仿真 测试验证

【摘要】：HINOC(High performance Network Over Coax)是一种以同轴电缆为媒介,实现高速以太网数据传输的宽带接入技术,为“三网融合”方案中最后100米的数据业务传输提供了有效的解决方案。利用已有的有线电视同轴网络,用户就可以体验高速的internet服务,对现有资源合理有效地重复利用,大大减小了建设成本。本文结合本实验室承担的863项目“新一代同轴电缆宽带接入技术的研究及芯片研制”,重点介绍了HINOC2.0 SoC系统芯片研制过程中的仿真及FPGA功能验证工作。首先简要介绍了项目背景及HINOC技术的发展历程和现状,详细描述了HINOC2.0 SoC系统的组成、HIMAC处理器的结构、接口和主要功能;其次针对本次流片工作,搭建了一个SoC系统的功能仿真平台,对系统的核心部件进行了详细的仿真,并对RTL功能仿真和网表后仿真中遇到的问题进行了总结归纳;第三,重点介绍了HIMAC协处理器FPGA功能的验证工作,详细描述了时序约束问题;第四,重点介绍了基带芯片的性能及业务测试工作,讨论了测试验证过程中的若干关键问题,分析了HINOC网络的性能;最后,测试工作中遇到的主要问题进行了总结归纳,对HINOC系统的应用场景进行了分析拓展。通过对整个HINOC系统的测试验证,可以证明HINOC是一个拥有自主知识产权的高效“三网融合”解决方案。
【关键词】：HINOC2.0 HIMAC 三网融合 仿真 测试验证
【学位授予单位】：西安电子科技大学
【学位级别】：硕士
【学位授予年份】：2015
【分类号】：TN943.6;TN791
【目录】：

• 摘要5-6
• ABSTRACT6-11
• 符号对照表11-12
• 缩略语对照表12-17
• 第一章 绪论17-19
• 1.1 研究背景17
• 1.2 国内外同轴接入技术现状17-18
• 1.3 本文的主要工作和安排18-19
• 第二章 HINOC 2.0 系统介绍19-35
• 2.1 HINOC 2.0 技术发展概述及现状19
• 2.2 HINOC2.0 SoC系统简介19-25
• 2.2.1 SoC系统整体结构19-20
• 2.2.2 HINOC功能划分20-21
• 2.2.3 HINOC协议帧类型21-24
• 2.2.4 HINOC系统网络结构24-25
• 2.3 HIMAC处理器结构及功能25-26
• 2.4 HIMAC模块的主要接口26-31
• 2.4.1 HIMAC与HIPHY之间接口26-29
• 2.4.2 HIMAC与CPU总线接口29-31
• 2.5 HIMAC系统功能优化31-35
• 2.5.1 流分类功能优化31-32
• 2.5.2 QOS优先级优化32
• 2.5.3 CRC检测、重校验功能32-35
• 第三章 HINOC 2.0 SoC系统仿真验证35-47
• 3.1 需求分析35
• 3.2 仿真平台介绍35-36
• 3.3 仿真系统处理流程36-37
• 3.4 HIMAC各功能仿真及结果分析37-45
• 3.4.1 寄存器RAM读写仿真验证37-38
• 3.4.2 组帧拆帧功能仿真验证38-39
• 3.4.3 流分类功能仿真验证39-42
• 3.4.4 插入数据功能仿真验证42
• 3.4.5 捕获功能仿真验证42-43
• 3.4.6 转发表及单播功能仿真验证43-44
• 3.4.7 组播功能仿真验证44-45
• 3.4.8 流控功能仿真验证45
• 3.5 仿真中应注意的问题45-47
• 3.5.1 RAM替换过程中遇到的问题45
• 3.5.2 后仿时出现不定态的原因及解决办法45-46
• 3.5.3 加快后仿真的方法46-47
• 第四章 HINOC 2.0 SoC系统FPGA验证47-79
• 4.1 HINOC硬件验证平台介绍47-48
• 4.2 SoC系统工作流程48-51
• 4.2.1 HINOC系统启动过程48-49
• 4.2.2 HIMAC主要工作流程49-51
• 4.3 FPGA调试方法51-57
• 4.3.1 借助CPU读写寄存器、RAM调试51-55
• 4.3.2 signaltap逻辑分析仪的使用55
• 4.3.3 调试方法总结55-57
• 4.4 时序问题分析57-73
• 4.4.1 GMII接口57-58
• 4.4.2 GMII时序问题描述58-59
• 4.4.3 时序约束基础59-64
• 4.4.4 SoC系统的时序接口及约束64-68
• 4.4.5 Quartus的逻辑分区约束68-70
• 4.4.6 内部寄存器到寄存器时序问题70-73
• 4.5 低信噪比条件下系统稳定性测试73-76
• 4.5.1 低信噪比下问题描述73-74
• 4.5.2 低信噪比下himac保护措施74-76
• 4.6 HINOC系统性能测试76-79
• 4.6.1 测试环境76
• 4.6.2 测试结果分析76-79
• 第五章 HINOC2.0 基带芯片测试79-91
• 5.1 基带芯片及测试样机介绍79-81
• 5.2 吞吐量及时延分析81-82
• 5.2.1 测试说明81
• 5.2.2 测试结果81-82
• 5.3 业务测试82-91
• 5.3.1 4K及高清视频验证82-84
• 5.3.2 组播功能验证84-85
• 5.3.3 MAC地址数限制85-86
• 5.3.4 广播包/未知包抑制功能86-89
• 5.3.5 其它业务测试89-91
• 第六章 经验总结和展望91-97
• 6.1 多个HM之间数据互相串扰问题91
• 6.2 拆帧缓存溢出问题91-92
• 6.3 做芯片设计时应注意到的问题92-94
• 6.3.1 寄存器、RAM初始化问题92
• 6.3.2 RAM读写冲突问题92
• 6.3.3 复位信号产生问题92-93
• 6.3.4 模块划分问题93
• 6.3.5 wire型信号传递问题93-94
• 6.3.6 代码规范化问题94
• 6.4 HINOC系统应用分析94-97
• 6.4.1 宽带接入网94-95
• 6.4.2 家庭网络95
• 6.4.3 智能监控网络95-97
• 参考文献97-99
• 致谢99-101
• 作者简介101-102

【参考文献】

中国期刊全文数据库 前2条

1 袁超伟;张金波;姚建波;;三网融合的现状与发展[J];北京邮电大学学报;2010年06期

2 郭佳佳,胡晓菁,王永良;使用SignalTap II逻辑分析仪调试FPGA[J];今日电子;2005年05期

，

本文编号：877264