基于FPGA与STM32的多通道数据采集系统

发布时间：2021-02-06 02:04

　　为了实现对水声信号的采集与存储,并针对声呐系统水下接收系统对多通道、高精度、低功耗、小体积的技术要求,设计了一种基于FPGA和STM32的工作通道数量和采样频率可变的多通道信号采集存储系统。该系统采用8块8通道24 bit高动态范围的Δ-Σ型ADC芯片ADS1278对多路模拟信号进行同步采集. FPGA作为采集时序及逻辑控制,读取并整理ADC芯片数据,写入内部一位大容量FIFO,并根据FIFO在实际应用中的特性增加相应的操作。SMT32单片机通过与FPGA的高速SPI接口,读取FIFO数据并检测数据检验位,最终将数据写入大容量SD卡中。经实验测试,该系统具有稳定可靠、配置方便、低功耗等特点,可以保证多通道数据的串行传输、存储准确无误。最多可同时对64路模拟信号进行实时采集存储,最高采样率20 kHz,系统总功率约为3 W,数据率最高可达100 Mb/s,完全满足水声采集系统的需求。 

【文章来源】：西北工业大学学报. 2020,38(02)北大核心

【文章页数】：8 页

【部分图文】：

系统硬件结构框图

数据采集模块含有8块TI公司的8通道24位高精度模数转换模块ADS1278,共64路数据采集通道,可实现最高20 kHz的系统采样频率。ADS1278根据数字输入管脚MODE[1∶0]与FORMAT[2∶0]的状态配置工作模式与接口协议。在本系统中,MODE[1∶0]=10,FORMAT[2∶0]=001。此时,系统为低功耗模式,系统最大采样率为52.734 kHz,接口协议为SPI协议,数据输出模式为TDM(分时复用)。TDM模式指所有通道数据从单个管脚(DOUT1)输出,1通道数据先输出,8通道数据最后输出,所有通道数据均是高位先出,采用TDM模式的好处是可以减少系统硬件之间的连线,缩小版卡面积,其工作时序图如图2所示。另外根据数据手册可以使A/D模块中工作时钟CLK与数据输出时钟SCLK共用同一个时钟信号,8个A/D模块共用同步信号(SYNC)。这样的设计在满足系统正常工作的情况下,占用I/O端口数量少,减少硬件连接的复杂程度。A/D与FPGA连接方式如图3所示。

系统实物图

【参考文献】：
期刊论文
[1]船舶航行信号数据多通道并行采集系统设计[J]. 洪蕾,钟睿.  舰船科学技术. 2018(14)
[2]水声信号处理系统的应用与研究[J]. 刘楠.  信息通信. 2018(06)
[3]基于FPGA嵌入式设计的水声信号采集系统[J]. 马雪.  舰船电子工程. 2017(03)
[4]基于DSP和FPGA的多通道水声信号采集[J]. 谢旭良,刘纪元,陈新华.  网络新媒体技术. 2016(04)
[5]四路同步水声信号记录仪设计与实现[J]. 苏军,尚凡.  电子世界. 2013(17)
[6]多路完全同步采样的声信号采集系统的设计与实现[J]. 黄紧德.  软件. 2013(02)
[7]基于单路FIFO的多通道同步采集存储系统的研究[J]. 张耀政,王文廉,张志杰.  电力系统保护与控制. 2010(08)

硕士论文
[1]声纳浮标数据采集系统的设计与实现[D]. 张云鹏.哈尔滨工程大学 2017
[2]水声信号采集模块研制[D]. 项顼.中国海洋大学 2015
[3]多通道水声信号采集系统设计与实现[D]. 高正杨.哈尔滨工程大学 2015
[4]基于FPGA的水声基阵信号采集与传输技术[D]. 李雷.哈尔滨工程大学 2015
[5]水声信号采集记录仪设计与实现[D]. 陈晓辉.哈尔滨工程大学 2015
[6]高精度水声信号采集回放模块电路的设计与实现[D]. 刘建明.电子科技大学 2012



本文编号：3019963