恒定导通时间控制的频率可调BUCK型DC-DC的研究与设计

发布时间：2020-12-25 21:38

　　便携式电子产品的不断普及,使人们对电子产品的性能也有越来越高的要求,作为电子产品的能量来源,电源芯片性能的好坏直接决定了电子产品的优劣。在集成电路技术不断突破和追求绿色环保的大环境下,电源管理类芯片在朝着高效率、高集成度、低压大电流以及低的电磁干扰的方向不断发展。DC-DC稳压器作为电源管理类芯片的一种,以其转换效率高、输入输出电压范围广、集成度高和带载能力强的优势受到人们的青睐,并具有广阔的发展空间。本文以DC-DC稳压器为研究对象,对采用不同调制模式和控制方式的电路架构的优缺点进行了分析,并重点研究了电流模恒定导通时间控制模式。该模式具有结构简单,瞬态响应快等优点,但是其工作频率会随着系统输入输出电压的变化而变化,这给电磁干扰的处理增加了难度。针对架构本身的缺点,在保证系统能够稳定工作的前提下,本文对其进行了优化设计:针对工作频率随着系统输入输出电压的变化而变化的问题,在设计导通时间定时器时采用自适应的技术,将导通时间设置为输入输出电压的函数,消除该模式下输入输出电压对工作频率的影响;采用伪锁相环技术,通过设计定时器电路将定时器与锁相环相结合,使系统的工作频率跟踪内部振荡器频率进一... 

【文章来源】：西安电子科技大学陕西省 211工程院校 教育部直属院校

【文章页数】：82 页

【学位级别】：硕士

【部分图文】：

频率检测电路仿真结果

Rt图4.3 内部振荡器充电电流产生电路图4.4 内部振荡器充电电流产生电路仿真结果基准电压 VREF为 1.2V，clk_dect 为高电平，LA2 为低电平，对 VLPF进行直流扫描，内部振荡器充电电流产生电路的仿真结果如图 4.4 所示。由仿真结果可知，电路的输出电流在 IRt电流的基础上根据 VLPF偏离 VREF的大小进行调整，实现了电路的设计目标。

西安电子科技大学硕士学位论文假设 221 2 3RKR R R (4-2)则12in inKI VK (4-3)由式(4-3)可知，当电阻 R1、R2和 R3的确定时，该电路产生一个与输入电压成正比的电流。令21KKK (4-4)则in inI KV(4-5)

【参考文献】：
期刊论文
[1]开关变换器调制与控制技术综述[J]. 周国华,许建平.  中国电机工程学报. 2014(06)
[2]多相并联同步Buck变换器控制技术进展[J]. 陈亚爱,金雍奥.  电源技术. 2011(11)
[3]自适应开启时间的Buck型DC-DC控制器设计实现[J]. 李演明,来新泉,袁冰,贾新章,张伟,叶强.  半导体学报. 2008(07)
[4]同步整流关键技术及其主要拓扑分析[J]. 赵睿,张波.  电路与系统学报. 2004(03)

博士论文
[1]高效率大负载高集成电源芯片设计技术研究[D]. 袁冰.西安电子科技大学 2009

硕士论文
[1]同步固定导通时间控制的降压型DC/DC芯片的设计[D]. 郭帅.西安电子科技大学 2015
[2]一种适用于高精度DC/DC变换器的宽频锁定技术研究[D]. 赵倬毅.电子科技大学 2015
[3]基于自适应导通时间的高效BUCK变换器的设计与研究[D]. 张瑜.电子科技大学 2015
[4]多相宽频大电流降压型DC/DC芯片的设计与实现[D]. 刘艳乐.西安电子科技大学 2014
[5]大功率同步降压DC/DC转换器研究与设计[D]. 刘焱.电子科技大学 2012
[6]高效降压型DC-DC转换器芯片的分析和设计[D]. 黄杨.华中科技大学 2009
[7]电荷泵锁相环设计及其IP实现技术研究[D]. 游国福.国防科学技术大学 2006



本文编号：2938432