低电压抗工艺波动时钟树的设计及实现

发布时间：2017-04-13 10:46

  本文关键词：低电压抗工艺波动时钟树的设计及实现，由笔耕文化传播整理发布。

【摘要】：集成电路和半导体工艺技术的不断进步,物联网时代的到来对芯片的低功耗设计提出强烈的需求。降低供电电压是实现低功耗设计的有效途径之一,但低电压下工艺波动导致电路延时的不确定性增加,可靠性明显变差。时钟树以一个网络的形式广泛分布在整个芯片内,时钟延迟极易受到工艺波动的影响。在低电压设计时需要特别考虑时钟树的可靠性,避免因工艺波动引起过大的时钟偏差,进而导致电路功能出现故障。在分析工艺波动对低电压时钟树影响的基础上,本文设计一种适用于低电压的抗工艺波动时钟树,该时钟树设计方法主要包括：1)采用寄存器群组优化将时序相关的寄存器摆放在一起,时钟单元集中在它们公共的时钟树路径上,而工艺波动对时钟树公共路径上时钟单元的影响不会引起额外的时钟偏差；2)设计一种适用于低电压的抗工艺波动时钟树拓扑结构,使用定制的并列大驱动时钟反相器,减少时钟树级数和分支,提高时钟树的抗工艺波动能力；3)采用先缩后放的策略优化时钟树,先缩后放即先将时钟单元尺寸调节到最大以提高其抗工艺波动能力,然后逐步减小部分时钟单元的尺寸以减小时钟偏差。该低电压抗工艺波动时钟树的设计方法,在ISCAS89系列基准电路、GPS跟踪模块电路和嵌入式微处理器电路上分别实现并进行验证。0.6V下HSPICE蒙特卡洛分析的结果表明,本文的低电压抗工艺波动时钟树设计方法,与传统后端时钟树设计方法相比具有明显优势,其中,ISCAS89系列基准电路的时钟偏差标准差平均减小41.15%,GPS跟踪模块电路的时钟偏差标准差减小56.47%,嵌入式微处理器电路的时钟偏差标准差减小42.61%。
【关键词】：低电压 抗工艺波动 时钟树 物理设计
【学位授予单位】：东南大学
【学位级别】：硕士
【学位授予年份】：2016
【分类号】：TN402
【目录】：

• 摘要5-6
• Abstract6-9
• 第一章 绪论9-15
• 1.1 论文背景9-10
• 1.2 研究现状10-12
• 1.3 论文主要内容12-13
• 1.4 论文组织结构13-15
• 第二章 时钟树概述15-29
• 2.1 时钟树简介15-21
• 2.1.1 时钟树的作用15-16
• 2.1.2 时钟树的参数16-18
• 2.1.3 时钟树的结构18-21
• 2.2 时钟树综合过程21-24
• 2.2.1 初始拓扑生成21-22
• 2.2.2 缓冲单元插入22-23
• 2.2.3 时钟树优化23-24
• 2.3 低电压的时钟树24-28
• 2.3.1 低电压时钟树面临的挑战24-26
• 2.3.2 低电压抗工艺波动时钟树概述26-28
• 2.4 本章小结28-29
• 第三章 低电压抗工艺波动时钟树的设计与实现29-51
• 3.1 工艺波动对低电压时钟树的影响29-31
• 3.2 寄存器和时钟门控的布局优化31-39
• 3.2.1 寄存器的布局优化31-34
• 3.2.2 时钟门控的布局优化34-35
• 3.2.3 布局优化的实现35-39
• 3.3 低电压抗工艺波动时钟树的结构设计39-45
• 3.3.1 低电压抗工艺波动的时钟树结构39-43
• 3.3.2 低电压抗工艺波动时钟树的生成43-45
• 3.4 低电压时钟树的抗工艺波动能力优化45-49
• 3.4.1 时钟延迟优化45-47
• 3.4.2 时钟偏差优化47-49
• 3.5 本章小结49-51
• 第四章 低电压抗工艺波动时钟树的应用与验证51-61
• 4.1 实验环境51
• 4.2 实验流程51-54
• 4.2.1 设计实现流程51-53
• 4.2.2 对比验证流程53-54
• 4.3 实验结果与对比分析54-60
• 4.3.1 ISCAS89电路的实验结果和数据分析55-56
• 4.3.2 GPS跟踪模块电路的实验结果和数据分析56-57
• 4.3.3 嵌入式微处理器的实验结果和数据分析57-59
• 4.3.4 低电压抗工艺波动时钟树实验总结59-60
• 4.4 本章小结60-61
• 第五章 总结与展望61-63
• 5.1 总结61-62
• 5.2 展望62-63
• 致谢63-65
• 参考文献65-71
• 作者简介71

【相似文献】

中国期刊全文数据库 前10条

1 林晓;于忠臣;;时钟树综合中的有效时钟偏移[J];电子元器件应用;2010年12期

2 林晓;于忠臣;;时钟树综合中的有效时钟偏移[J];空间电子技术;2011年01期

3 柯烈金;吴秀龙;徐太龙;;时钟树性能的研究及改进方法[J];电脑知识与技术;2011年16期

4 李芝燕,严晓浪;高速多级时钟网布线[J];半导体学报;2000年03期

5 邓博仁,王金城,金西;基于深亚微米下时钟树算法优化的研究[J];半导体技术;2005年10期

6 江立强,陈朝阳,沈绪榜,郑兆青;一种有效的多时钟网络时钟树综合方案[J];计算机与数字工程;2005年11期

7 王永清;王礼生;;ASIC设计流程和方法[J];中国集成电路;2005年12期

8 ;安森美半导体完整时钟解决方案满足时钟市场更高要求[J];中国集成电路;2008年11期

9 王兵;彭瑞华;傅育熙;;前后端协同的时钟树设计方法[J];计算机工程;2008年12期

10 黄惠萍;陆伟成;付强;赵文庆;;基于延迟合并嵌入的带障碍的时钟树布线算法[J];计算机辅助设计与图形学学报;2008年06期

中国重要会议论文全文数据库 前4条

1 刘战涛;赵振宇;张民选;杨朱黎;张国强;;时钟树优化方法研究[A];第十五届计算机工程与工艺年会暨第一届微处理器技术论坛论文集（A辑）[C];2011年

2 曾艳飞;张民选;赵振宇;;鱼骨型时钟结构的设计与实现[A];第十六届计算机工程与工艺年会暨第二届微处理器技术论坛论文集[C];2012年

3 杨正强;赵振宇;衣晓飞;宋卫卫;陈安安;;基于EDI的混合型时钟设计[A];第十六届计算机工程与工艺年会暨第二届微处理器技术论坛论文集[C];2012年

4 宋卫卫;马驰远;赵振宇;杨正强;陈安安;;40nm工艺下精确时钟借用方法的研究[A];第十六届计算机工程与工艺年会暨第二届微处理器技术论坛论文集[C];2012年

中国博士学位论文全文数据库 前3条

1 蔡懿慈;极大规模集成电路全局互连线设计与优化算法研究[D];中国科学技术大学;2007年

2 史江义;基于IP核的SOC设计关键技术研究[D];西安电子科技大学;2007年

3 何小威;基于片上天线的高频全局时钟无线分布关键技术研究[D];国防科学技术大学;2011年

中国硕士学位论文全文数据库 前10条

1 何海昌;基于时钟偏斜调度的VLSI时序优化方法研究[D];电子科技大学;2015年

2 骆礼厅;基于SOC Encounter的ASIC芯片后端设计研究[D];西安电子科技大学;2014年

3 张婷婷;ASIC后端设计中的时钟树综合优化研究[D];湘潭大学;2015年

4 庞佳军;低电压时钟树结构的研究与实现[D];东南大学;2015年

5 任力争;基于数据驱动的时钟门控技术的物理实现[D];东南大学;2016年

6 徐亮;低电压抗工艺波动时钟树的设计及实现[D];东南大学;2016年

7 童思原;低功耗蓝牙4.0链路层的硬件设计[D];东南大学;2016年

8 严石;面向DSP的时钟门控技术的优化与设计[D];东南大学;2016年

9 符仕聪;基于寄存器聚类的低功耗DDR PHY时钟树设计[D];东南大学;2016年

10 张衍奎;高性能芯片时钟树的物理设计与实现[D];大连理工大学;2015年

  本文关键词：低电压抗工艺波动时钟树的设计及实现，，由笔耕文化传播整理发布。

本文编号：303401