高性能一体化空间综合电子技术研究

发布时间：2020-07-10 17:46

【摘要】：为适应国家航天发展和科技创新重大需求,促进航天产品和技术改进升级,需瞄准前沿方向开展关键技术研究,为航天工程型号任务提供技术支撑,强化技术储备。空间综合电子是航天器的核心电子设备,要实现高性能、轻小型和低成本,必须进行综合规划,构建一种高性能、一体化、模块化、可重构的空间综合电子系统架构。本文力图解决国内综合电子系统存在的性能不高、模块化程度低、通用性差等问题,面向未来中小型航天器综合电子系统的发展需求,提出一个较完整的高性能一体化的系统解决方案。通过合理的系统构架、信息处理流程、协议和软硬件接口实现系统的高性能、高可靠性、高功能密度和高效率。将标准化、模块化、通用化融会贯通,解决信息传输不畅的问题,软件和硬件间耦合过紧的问题,增强软硬件的互用性和可重用性。本文在充分调研目前综合电子系统架构和具体实现技术的基础上,结合未来实际工程需求,对综合电子技术进行详细研究。对国内外综合电子系统体系结构进行分析,提出了具有一定开放性的综合电子系统架构模型。设计了以星载计算机为核心的演示验证系统,详细介绍了各功能单元的具体实现。研究了高速串行SerDes接口,并进行了仿真。改进了已有的高速复接和大容量存储设计,提升数据传输效率,吞吐率和存储容量。研究了星上链路协议标准和常用通信协议,制定了归一化、通用化传输层和应用层协议。对系统架构和关键技术进行了测试和验证。本文汲取并整合利用了一些已有研究成果但尚未在工程中应用的技术,同时实现了多项技术创新。建立了一种新型的高性能、模块化、可重构、可扩展的一体化空间综合电子系统架构,实现星务管理、载荷管理、高速大容量存储、高速复接等功能集成,实现外部接口总线与内部背板总线一体化,具有较好的兼容性和可扩展性,实现了系统的标准化。在已实现SRAM型FPGA在轨重构的基础上,首次实现了FLASH型FPGA在轨重构,提升了空间电子系统的在轨故障修复、功能升级以及扩展能力,提高了系统的功能适应性和可靠性。开发了可扩展的低速时分复用接口,能够简化信号连接关系和控制逻辑,并可根据任务需求进行扩展和配置。实现了适合空间环境应用的板内模块间、板间、设备间的轻量、高速、低迟滞、点至点高速串行链路,通信速率可达2.5Gbps。使用专用的通道仿真软件和IBIS-AMI模型对高速串行链路的信号完整性进行了仿真。设计了更高性能的大容量存储器,采用主存储控制单元+扩展存储阵列单元的架构。通过128位数据总线并行扩展技术、四级流水线加载技术和SerDes接口,大幅提升了性能,吞吐率可达4Gbps,存储容量2Tbits,并支持容量扩展。针对目前航天器在星上链路协议标准化方面存在的问题,提出了一种采用CCSDS航天器星载接口业务分层思想的协议架构。设计了通用的传输层协议和应用层协议。通过使用这些协议,可以提高硬件、固件、软件IP重用能力。本文通过对总体架构、功能模块、总线接口和通信协议进行研究及验证,掌握综合电子系统的软硬件设计理念,将为航天型号任务提供技术储备,促进综合电子技术的发展,使其适应未来星箭平台和先进载荷对电子技术的需求。本文的研究成果对后续工程实施具有借鉴意义。
【学位授予单位】：中国科学院大学(中国科学院国家空间科学中心)
【学位级别】：博士
【学位授予年份】：2019
【分类号】：V443
【图文】：

星载计算机,背板,架构,单元

mm）和 6U（233.35*160mm）两种规格大小。cPCI Seria准，定义了一个模块化计算机系统，包括一个无源背板、外设模块。支持的数据带宽高达 8 Gb/s PCI Express、6及 10 Gb Ethernet。2017 年，在 cPCI Serial 的基础上，erial Space[38]，目的是将 cPCI Serial 应用到太空中。一网（星将采用 cPCI Serial Space 规范。AIRBUS 的开放式综合4S)给出了使用 cPCI Serial Space 背板架构的星载计算机个电源控制单元（PCDU），2 个遥测遥控单元（TM/TOBC），3 个远程数据集聚单元，分别用于姿轨控（AO能源控制（BAT）。背板使用全网结构，通过时间触或 SpaceWire 连接所有单元，3 个远程数据集聚单元同由器连接。每个单元可以单独加断电，该拓扑结构是一种结构。

结构图,结构图,数据通道,通道

箱管理通道和供电通道是基于总线式的连接关系。2天应用的标准 ANSI/VITA78.00-2015 SpaceVPX Sy构创建标准化的接口、连接器、数据通路及其他模块境的特殊需求，比如耐辐射性、极端空间环境下的期运行的能力。SpaceVPX 标准定义了有效载荷、开文件，以满足空间应用需求，并且在应用层面上加入SpaceVPX 采用点对点串行总线方式，而不是并行并可以避免模块失效导致影响整个系统。SpaceVPX准（Next Generation Space Interconnect Standard，NG扑结构如下图 2.9 所示，数据通道、控制通道、机箱于交换的点对点连接，并可实现完全交叉的主备份用 SpaceWire 总线，数据通道使用 RapidIO，各通道

结构图,结构图,背板,航天项目

图 2.9 spaceVPX 典型拓扑结构图Figure 2.9 spaceVPX typical topology diagram表 2.1 spaceVPX 背板通道分类Table 2.1 spaceVPX backplane channel typeInterface Type Bandwidth UsageRapidIO SerDes 3.125-6.25 Gbps Payload Data， ConfigurSpaceWire LVDS 10-400 Mbps Command&Telemetry，MRapidIO SerDes 3.125-6.25 Gbps Extra Data ConnectionsPCI Bus 1-2 Gbps Heritage Module ConnectClocks LVDS 0-400 MHz Common Time/Sample BaSysMgmt I2C 100-400 Kbps Chassis Setup, TelemetryPower 5/12/3.3V DC Individual Power to each M本文设计的背板模型对 cPCI 和 VPX 标准进行研究，结合我们现有航天项目的星载

【参考文献】