基于位流直接演化的高效能自适应系统研究

发布时间：2020-08-15 20:09

【摘要】：基于演化硬件(Evolvable Hardware,EHW)的自适应系统能够通过改变自身结构和参数,以适应外部环境,从而为空天环境中电子设备的生存提供良好的解决方案。针对当前主流EHW设计方法因演化粒度较大和无法在线生成位流,所造成的系统体积、成本、资源、时间和功耗过大以及适应能力有限等问题,本文提出了对现场可编程门阵列(Field Programmable Gate Array,FPGA)资源-位流关系进行解析和建模、并利用所建模型在线生成位流的思想;在此基础上,提出了一种基于位流在线演化的高效能自适应系统架构和设计方法;并以2bit乘法器以及自适应图像滤波器为例,分别采用门级演化和函数级演化方法,对所提出的系统架构和设计方法进行了验证。论文主要研究内容如下:(1)概括了演化硬件的国内外研究现状,分析了现有重构方法、演化粒度和位流解析方法所存在的问题,提出了直接通过修改位流文件进行演化的设计思路;介绍了系统设计所需的软、硬件平台,分析了FPGA硬件资源结构和配置位流文件信息。(2)给出了FPGA资源-位流关系解析方法,对配置位流文件进行了系统的解析,建立了不同资源与位流的映射关系模型,并针对布线资源和逻辑资源,分别设计了相应的在线位流生成算法,以及纠错码校验的算法;给出了基于位流直接演化的自适应系统架构和设计方案,采用笛卡尔遗传编程(Cartesian Genetic Programming,CGP)编码方式对FPGA底层电路进行染色体编码,设计了Block RAM对位流信息进行缓存,通过对位流进行直接修改,实现了对逻辑资源功能和布线资源连接的任意演化。(3)以2bit乘法器为例,在ML507开发板上搭建了基于位流直接演化的自适应系统,对门级演化方法进行了验证,完成了系统软、硬件设计,并对系统的性能进行了评估,分析了本文方法相对于传统方法的优势;以图像滤波为例,在ML507开发板上搭建了在线演化系统,对函数级演化方法进行了验证,给出了系统软硬件设计方法和滤波效果。实验结果表明,本文方法具有更低的资源代价、更少的存储空间代价和更高的演化速度;不仅适用于采用门级演化的逻辑电路的设计,而且适用于采用函数级演化的复杂电路的设计。
【学位授予单位】：南京航空航天大学
【学位级别】：硕士
【学位授予年份】：2019
【分类号】：V243;V443;TP311.52
【图文】：

开发板

图 2.1 ML507 开发板tex-5 FPGA 资源结构及编程原理凭借丰富的资源类型，在数据处理、嵌入式搭建以及软硬件加速等方面。FPGA 中最基础的资源可以大致分成两类，一类是控制其实现功能的在各部分之间起到互联作用的布线资源，本节将对这两种基础资源类型GA 资源分布情况FX70T 的资源分布如图 2.2 所示，其中分布范围最广、数目最多的为 CL，一个最小可重构区域至少包含一行一列的共 20 个 CLB 资源，如图中面大致被分为了 16 个小区域，每个小区域即为一个时钟域。FPGA 最左分布着 IO 资源。中间的位置嵌入了系统的硬核 PowerPC，起重构控制口（Internal ConfigurationAccess Port，ICAP）以及系统的一些功能核都，CLB 资源之间分布着 DSP 以及 Block RAM 等功能块，需要使用这些重构区域内。

资源分布图,硕士学位论文,级联

FPGA资源分布图

底层,通用框架

FPGA底层通用框架

【相似文献】