跳频信号信道化接收及其参数估计的研究与实现
发布时间:2021-04-24 12:52
在当今世界,随着军事对抗技术的高速发展,数据链在战争中的应用越来越普遍。Link-16数据链作为目前国际上常见的数据链之一,应用于美国海军与北约组织,为海、陆、空平台提供了安全抗干扰的作战信息。Link-16的通道系统称为联合战术信息分发系统(JTIDS),它采用了包括MSK调制、RS编码、交织编码、循环移位键控、高速跳频以及跳时等多种抗侦察、抗干扰措施。本文首先根据Link-16信号的特点,以基于多相滤波的信道化接收机为基础,提出了一个信号频点全覆盖的信道化接收模型,然后使用能量累积法对该信道化各路输出信号进行检测与识别,并通过仿真,验证了该算法在不同信噪比下的检测与识别性能满足课题要求。其次研究了Link-16信号信道化接收模型以及脉冲参数测量的FPGA实现方法,对工程中各模块的实现结构进行了详细介绍,并利用RapidIO建立起FPGA与DSP的高速互连通道,成功将FPGA识别出的Link-16信号传输到DSP进行后续处理。最后介绍了最小频移键控(MSK)的特点以及其参数估计与解调算法,并在DSP上实现了MSK信号的参数估计、MSK信号的差分解调,基本形成了基于FPGA+DSP完整...
【文章来源】:南京理工大学江苏省 211工程院校
【文章页数】:71 页
【学位级别】:硕士
【文章目录】:
摘要
Abstract
1 绪论
1.1 课题背景及意义
1.2 Link-16数据链简介
1.3 课题的国内外研究现状
1.3.1 数字信道化技术研究现状
1.3.2 跳频信号检测与参数估计研究现状
1.3.3 FPGA与DSP互连通信研究现状
1.4 论文主要工作及结构安排
2 跳频信号的信道化接收
2.1 引言
2.2 跳频信号信道化接收算法与仿真
2.2.1 信号的产生
2.2.2 带通采样
2.2.3 正交下变频
2.2.4 抽取
2.2.5 基于FFT多相滤波信道化接收机
2.3 跳频信号信道化接收算法FPGA实现
2.3.1 正交下变频的实现
2.3.2 抽取与多相滤波器的实现
2.3.3 FFT的实现
2.4 跳频信号信道化接收机的硬件平台验证
3 跳频脉冲信号的检测与参数估计
3.1 引言
3.2 时域检测算法
3.3 脉冲检测门限设置
3.4 包络检波的实现
3.5 时域累积的实现
3.6 脉冲宽度的测量
3.7 跳频信号检测与参数估计实现的硬件验证
4 MSK信号参数估计与解调
4.1 引言
4.2 MSK信号参数估计
4.2.1 最小频移键控(MSK)
4.2.2 MSK信号载频和码元速率的联合估计
4.3 MSK信号解调
4.3.1 内插
4.3.2 MSK信号定时
4.3.3 1-bit差分解调
4.4 信号参数估计的实现
4.4.1 码元速率、载频测量的实现
4.4.2 MSK信号解调的实现
5 FPGA与外围设备通信
5.1 引言
5.1.1 FPGA硬件架构
5.1.2 DSP硬件架构
5.1.3 VPX接口互联硬件架构
5.2 FPGA与DSP的通信
5.2.1 信号传输流程
5.2.2 RapidIO协议结构
5.2.3 RapidIO接口设计的实现
5.3 FPGA板间的通信
5.3.1 脉冲参数的传输
5.3.2 FPGA背板间信号转发
6 总结与展望
致谢
参考文献
本文编号:3157394
【文章来源】:南京理工大学江苏省 211工程院校
【文章页数】:71 页
【学位级别】:硕士
【文章目录】:
摘要
Abstract
1 绪论
1.1 课题背景及意义
1.2 Link-16数据链简介
1.3 课题的国内外研究现状
1.3.1 数字信道化技术研究现状
1.3.2 跳频信号检测与参数估计研究现状
1.3.3 FPGA与DSP互连通信研究现状
1.4 论文主要工作及结构安排
2 跳频信号的信道化接收
2.1 引言
2.2 跳频信号信道化接收算法与仿真
2.2.1 信号的产生
2.2.2 带通采样
2.2.3 正交下变频
2.2.4 抽取
2.2.5 基于FFT多相滤波信道化接收机
2.3 跳频信号信道化接收算法FPGA实现
2.3.1 正交下变频的实现
2.3.2 抽取与多相滤波器的实现
2.3.3 FFT的实现
2.4 跳频信号信道化接收机的硬件平台验证
3 跳频脉冲信号的检测与参数估计
3.1 引言
3.2 时域检测算法
3.3 脉冲检测门限设置
3.4 包络检波的实现
3.5 时域累积的实现
3.6 脉冲宽度的测量
3.7 跳频信号检测与参数估计实现的硬件验证
4 MSK信号参数估计与解调
4.1 引言
4.2 MSK信号参数估计
4.2.1 最小频移键控(MSK)
4.2.2 MSK信号载频和码元速率的联合估计
4.3 MSK信号解调
4.3.1 内插
4.3.2 MSK信号定时
4.3.3 1-bit差分解调
4.4 信号参数估计的实现
4.4.1 码元速率、载频测量的实现
4.4.2 MSK信号解调的实现
5 FPGA与外围设备通信
5.1 引言
5.1.1 FPGA硬件架构
5.1.2 DSP硬件架构
5.1.3 VPX接口互联硬件架构
5.2 FPGA与DSP的通信
5.2.1 信号传输流程
5.2.2 RapidIO协议结构
5.2.3 RapidIO接口设计的实现
5.3 FPGA板间的通信
5.3.1 脉冲参数的传输
5.3.2 FPGA背板间信号转发
6 总结与展望
致谢
参考文献
本文编号:3157394
本文链接:https://www.wllwen.com/kejilunwen/jingguansheji/3157394.html