基于ARMv7浮点指令集的FPU设计与实现

发布时间：2017-12-26 03:04

  本文关键词：基于ARMv7浮点指令集的FPU设计与实现　出处：《国防科学技术大学》2014年硕士论文　论文类型：学位论文

  更多相关文章： 浮点部件 ARM浮点指令集 浮点乘加融合 浮点平方根 浮点舍入 SRT除法

【摘要】：本文深入研究了浮点部件体系结构及其设计实现方法,并基于ARM的浮点指令集设计实现了一款支持单、双精度浮点运算的FPU。设计的FPU共实现了28条浮点指令,其中包括浮点加减、浮点乘、浮点乘加融合、浮点乘加、浮点除法、浮点平方根以及浮点数据转化和存储、加载指令。采用5级流水的方式实现,FPU采用算数运算部件共用舍入部件的结构。设计了数据转换部件、浮点乘加融合部件、数据存储部件、除法部件。其中数据转换部件、浮点乘加融合部件、数据存储部件采用了全流水的方式实现,三个部件能够并行的执行指令。文中的浮点除法部件在SRT算法的基础上进行了改进,使得改进后的除法器能够兼容开方指令的执行,相比传统的SRT除法器,改进后的除法器减少了除法和开方指令的执行周期。在最优情况下执行除法指令的周期数仅为传统SRT除法器的一半。改进后的除法器在SMIC 0.13μm工艺库下,使用Design Complier综合,并优化调整关键路径,使得其关键路径延时控制在5ns以内。浮点乘加融合部件以T.Lang和J.D.Bruguera提出的双通路设计思想为基础,并在其基础上进行改进,使得其能与其他算数运算部件共用一个浮点舍入部件。改进后的浮点乘加融合部件在SMIC 0.13μm工艺库下,使用Design Complier综合,综合后的关键路径延时控制在了5ns以内。同时文中还设计了一个能够兼容IEEE 754规则中所规定的4种舍入模式的浮点数据转换部件。
【学位授予单位】：国防科学技术大学
【学位级别】：硕士
【学位授予年份】：2014
【分类号】：TP332

【参考文献】

相关硕士学位论文 前3条

1 李大鹏;高性能浮点除法和平方根的设计和实现[D];西北工业大学;2006年

2 朱世林;基于PowerPC的FPU设计[D];哈尔滨工业大学;2008年

3 段滢;双精度浮点运算单元的设计[D];华南理工大学;2012年

，

本文编号：1335535