基于投机执行的两级退休机制
本文关键词:基于投机执行的两级退休机制 出处:《计算机应用研究》2015年04期 论文类型:期刊论文
更多相关文章: 投机执行 重排序缓存 快速退休 乱序回写 超标量
【摘要】:针对超标量处理器中指令长时间占用重排序缓存引起指令退休缓慢的问题,提出了一种基于投机执行的两级退休机制。该方案根据指令有无异常和预测错误风险将指令分为有风险指令和无风险指令,对重排序缓存进行轻量化改进,只有存在异常和预测风险的指令才允许进重排序缓存,在确认风险消除后将指令快速退休。重命名寄存器从重排序缓存分离,负责寄存器重命名和结果乱序回写。实验结果表明,在硬件资源相同的情况下,基于该方案的处理器比传统的按序退休处理器的性能平均提高28.8%以上。
[Abstract]:In superscalar processors, the problem of slow instruction retirement caused by the long time occupation of reorder cache in superscalar processors is discussed. This paper proposes a two-level retirement mechanism based on speculative execution. The scheme classifies instruction into risk-free instruction and risk-free instruction according to the risk of instruction anomaly and prediction error and improves the reorder cache lightweight. Only instructions with exceptions and prediction risks are allowed to reorder the cache, and the instructions are retired quickly after confirming the risk. The rename register is separated from the resort cache. The experimental results show that the performance of the processor based on this scheme is more than 28.8% higher than that of the traditional sequential retirement processor under the same hardware resources.
【作者单位】: 浙江大学电气工程学院;浙江大学信息与电子工程学系;
【基金】:国家科技重大专项核高基重大专项资助项目(2009ZX01030-001-002)
【分类号】:TP332
【正文快照】: 0引言随着科学技术的快速发展,嵌入式系统的应用越来越广泛,对嵌入式处理器的性能要求越来越高。在超标量乱序执行的嵌入式处理器中,重排序缓存(reorder buffer,ROB)负责维护精确异常、硬件推测和寄存器重命名等功能。为了保证处理器的效率,重排序缓存的数目必须大于流水线中
【参考文献】
相关博士学位论文 前1条
1 葛海通;32位高性能嵌入式CPU及平台研发[D];浙江大学;2009年
【共引文献】
相关期刊论文 前4条
1 武淑丽;孟建熠;王荣华;严晓浪;葛海通;;基于预测缓存的低功耗TLB快速访问机制[J];计算机应用研究;2011年08期
2 莫鹏飞;陈志坚;杨军;黄欢欢;;嵌入式处理器的在线调试器设计与实现[J];计算机应用与软件;2012年12期
3 杨婷;郝子轶;李春强;孟建熠;;一种基于连续页面归并回收的旁路转换缓冲器[J];计算机应用研究;2014年08期
4 党倩;杨婷;;关于CKCORE嵌入式内存管理单元的研究与解析[J];电子测试;2014年11期
相关硕士学位论文 前6条
1 未印;提花圆纬机实时控制系统设计[D];浙江理工大学;2013年
2 纪丽婧;功能精确型多核处理器参考模型设计[D];杭州电子科技大学;2013年
3 周峰;基于CK810的Linux内核移植profiling驱动开发及加密应用[D];安徽理工大学;2013年
4 杨婷;高性能嵌入式CPU旁路转换单元设计[D];浙江大学;2014年
5 汤炜;基于AM335X针织圆纬机提花控制系统研制[D];浙江理工大学;2014年
6 沈贵元;基于国产处理器CK-CORE的导航SoC的设计与应用[D];西安电子科技大学;2013年
【二级参考文献】
相关期刊论文 前7条
1 王昭顺;张建林;曹文彬;;VLIW体系结构微处理器的一种设计方法[J];计算机科学;2000年08期
2 卢永江,严晓浪,葛海通,杨军;结合无依赖性割集和量化的等价性验证[J];计算机辅助设计与图形学学报;2005年10期
3 郑飞君,严晓浪,葛海通,杨军,卢永江;使用输出分组和电路可满足性的等价性验证算法[J];计算机辅助设计与图形学学报;2005年11期
4 周兴铭,徐明,肖刚;多线程技术的现状与前景展望[J];计算机工程与科学;1999年04期
5 刘必慰;陈书明;汪东;;先进微处理器体系结构及其发展趋势[J];计算机应用研究;2007年03期
6 郑飞君;杨军;葛海通;严晓浪;;面向等价性验证的锁存器匹配算法[J];浙江大学学报(工学版);2006年08期
7 翁延玲;葛海通;严晓浪;郑飞君;;结合半加图的算术电路等价性验证技术[J];浙江大学学报(工学版);2008年08期
相关博士学位论文 前1条
1 朱霞;线程级并行的硬件技术研究[D];西北工业大学;2003年
,本文编号:1397433
本文链接:https://www.wllwen.com/kejilunwen/jisuanjikexuelunwen/1397433.html