可逆处理器指令流水线的设计与仿真

发布时间：2018-03-30 04:16

  本文选题：可逆处理器　切入点：流水线　出处：《计算机工程与设计》2016年10期

【摘要】：为实现可逆处理器的指令流水线,提出一种适合可逆指令流水的数据通路图。明确可逆指令流水线的7个阶段(即读指令、指令译码、读寄存器、运算/访问存储器、写寄存器、指令编码、返回指令)以及各阶段任务,分析在可逆约束下指令流水可能遇到的数据冒险和控制冒险,通过转发和阻塞技术解决此类冒险。通过仿真系统验证该指令流水线的正确性,仿真结果表明,该方法能有效实现可逆处理器中的指令级并发,在保证程序功能不变的前提下交换一些指令的位置,显著提高流水线性能。
[Abstract]:In order to realize the instruction pipeline of reversible processor, a data path diagram suitable for the reversible instruction income is put forward. The seven stages of the reversible instruction pipeline (namely read instruction, instruction decoding, read register, operation / access memory) are defined. Write registers, encode instructions, return commands) and various tasks, analyze the data risks and control risks that income may encounter under reversible constraints, This kind of adventure is solved by forwarding and blocking technology. The correctness of the instruction pipeline is verified by the simulation system. The simulation results show that the method can effectively realize instruction level concurrency in reversible processor. In the premise of ensuring that the program functions unchanged, exchange some instructions, significantly improve pipeline performance.
【作者单位】： 南通大学杏林学院计算机科学与技术系;南通大学计算机科学与技术学院;南通理工学院软件工程系;
【基金】：国家自然科学基金项目(60873069) 江苏省高校自然科学研究基金项目(14KJB520033) 南通市应用研究计划基金项目(BK2012037)
【分类号】：TP332

【相似文献】

相关期刊论文 前4条

1 梁俊,王玲;TMS320C55x的指令流水线及其效率的提高[J];单片机与嵌入式系统应用;2003年05期

2 齐家月;一种RISC型微处理器指令流水线结构[J];小型微型计算机系统;1995年10期

3 何寅,陈旭昀,杜晓刚,周汀,程君侠;基于RISC的16位嵌入式CPU的设计[J];微电子学;2000年01期

4 ;[J];;年期

相关硕士学位论文 前2条

1 李睿婷;高性能X-DSP指令流水线部件设计实现与软硬件协同验证[D];国防科学技术大学;2014年

2 甄体智;YHFT-DX高性能DSP指令流水线设计与优化[D];国防科学技术大学;2009年

，

本文编号：1684317