当前位置:主页 > 科技论文 > 计算机论文 >

可共享多通道Cache设计及存储体系的CPN建模与验证

发布时间:2018-03-31 02:27

  本文选题:多核存储体系 切入点:并行性 出处:《内蒙古大学》2014年硕士论文


【摘要】:片上多核处理器体系结构因其低设计复杂度、高性能、低功耗等特性成为当今主流的处理器架构。但片上高度集成给各内核的高速并发访问带来了巨大的压力,而多核处理器结构设计的优劣直接影响系统的性能。其中CMP存储体系的设计占有极其重要的地位:CMP存储体系可缓解处理器与外存的速度差,同时对核间通信有巨大作用,其存储操作直接影响数据的安全可靠性。 为了提高数据访问的并行性,为数据的存储与传输提供更快速的路径,本文提出一种面向多核的共享多通道Cache体系原型Architecture Utilizing Multi-Channel Cache,简称为AUMCC。 本文对该体系进行了具体设计,主要包括共享多通道Cache的映射机制设计、存储架构的Cache一致性协议设计以及对共享多通道Cache的并发访问冲突处理机制的设计。分析了该体系在提高数据存储和传输的并行性、提高核间通信效率以及简化一致性维护的优势。然后为全相联映射的AUMCC体系(FA-AUMCC)建立层次化CPN模型,并使用CPN工具对模型进行了仿真执行,同时对模型正确性和可行性进行了验证。通过对模型的正确性和可行性的验证证明了FA-AUMCC体系的可实现性。
[Abstract]:Due to its low design complexity, high performance and low power consumption, on-chip multicore processor architecture has become the mainstream processor architecture.However, the high level of on-chip integration brings great pressure to the high speed concurrent access of each kernel, and the quality of the multi-core processor architecture directly affects the performance of the system.The design of CMP storage system plays an extremely important role in reducing the speed difference between processor and external memory, and plays an important role in inter-core communication. The storage operation directly affects the security and reliability of data.In order to improve the parallelism of data access and provide a faster path for the storage and transmission of data, this paper proposes a multi-core oriented shared multi-channel Cache system prototype named Architecture Utilizing Multi-Channel Cache.This paper designs the architecture, including the mapping mechanism of shared multi-channel Cache, the design of Cache conformance protocol of storage architecture and the design of concurrent access conflict handling mechanism of shared multi-channel Cache.The advantages of this system in improving the parallelism of data storage and transmission, improving the efficiency of inter-core communication and simplifying the consistency maintenance are analyzed.Then the hierarchical CPN model is established for the fully associative mapping AUMCC system (FA-AUMCC). The model is simulated and executed using CPN tools. The correctness and feasibility of the model are verified.The realizability of FA-AUMCC system is proved by the correctness and feasibility of the model.
【学位授予单位】:内蒙古大学
【学位级别】:硕士
【学位授予年份】:2014
【分类号】:TP332

【参考文献】

相关期刊论文 前8条

1 刘彩霞;石峰;邓宁;宋红;薛立成;;面向多核的共享多通道Cache体系及原型构建[J];哈尔滨工业大学学报;2010年11期

2 胡伟武;张福新;李祖松;;龙芯2号处理器设计和性能分析[J];计算机研究与发展;2006年06期

3 王焕东;高翔;陈云霁;胡伟武;;龙芯3号互联系统的设计与实现[J];计算机研究与发展;2008年12期

4 彭晓明;郭浩然;庞建民;;多核处理器——技术、趋势和挑战[J];计算机科学;2012年S3期

5 万军;赵不贿;;并行计算的Petri网建模和FPGA实现[J];计算机应用研究;2013年09期

6 赵不贿,景亮,严仰光;Petri网的硬件实现[J];软件学报;2002年08期

7 贺翔;多机系统中MESI方案探讨[J];微型机与应用;1994年07期

8 赵不贿,杜天艳,严仰光;基于VHDL的时延Petri网仿真[J];系统仿真学报;2003年S1期

相关博士学位论文 前1条

1 刘彩霞;基三片上多核系统TriBA存储体系关键技术研究[D];北京理工大学;2010年



本文编号:1688763

资料下载
论文发表

本文链接:https://www.wllwen.com/kejilunwen/jisuanjikexuelunwen/1688763.html


Copyright(c)文论论文网All Rights Reserved | 网站地图 |

版权申明:资料由用户1f11e***提供,本站仅收录摘要或目录,作者需要删除请E-mail邮箱bigeng88@qq.com