一种基于SRT-8算法的SIMD浮点除法器的设计与实现

发布时间：2018-04-22 19:37

  本文选题：SRT- + SIMD　； 参考：《计算机工程与科学》2014年05期

【摘要】：在科学计算、数字信号处理、通信和图像处理等应用中,除法运算是常用的基本操作之一。基于SRT-8除法算法,设计一个SIMD结构的IEEE-754标准浮点除法器,在同一硬件平台上能够实现双精度浮点除法和两个并行的单精度浮点除法。通过优化SRT-8迭代除法结构,提出商选择和余数加法的并行处理,并采用商数字存储技术降低迭代除法的计算延时,提高频率。同时,采用复用策略减少硬件资源开销,节省面积。实验表明,在40nm工艺下,本设计综合cell面积为18 601.968 1μm2,运行频率可达2.5GHz,相对传统的SRT-8实现关键延迟减少了23.81%。
[Abstract]:Division is one of the basic operations in scientific calculation, digital signal processing, communication and image processing. Based on SRT-8 division algorithm, a IEEE-754 standard floating-point divider with SIMD structure is designed, which can realize double-precision floating-point division and two parallel single-precision floating-point dividers on the same hardware platform. By optimizing the SRT-8 iterative division structure, the parallel processing of quotient selection and residue addition is proposed, and the quotient digital storage technique is used to reduce the computation delay and increase the frequency of the iterative division. At the same time, the reuse strategy is adopted to reduce the cost of hardware resources and save area. The experimental results show that the integrated cell area is 18 601.968 渭 m ~ 2 and the operating frequency can reach 2.5 GHz under the 40nm process, and the critical delay is reduced by 23.81% compared with the traditional SRT-8.
【作者单位】： 国防科学技术大学计算机学院;
【分类号】：TP332.22

【相似文献】

相关期刊论文 前10条

1 ;计算机界动态[J];微电脑世界;1995年02期

2 苏伯珙;微代码全局压缩的实现及初步评价[J];小型微型计算机系统;1984年03期

3 王扬;;Transputer性能的测试比较[J];计算机仿真;1990年01期

4 ;高速浮点处理器[J];计算机工程与应用;1983年03期

5 丁士元,苏伯琪,郭锐;采用专家系统技术的微代码全局压缩实现研究[J];计算机工程与应用;1986年09期

6 苏伯珙,丁士元,金兰;微代码全局压缩的改进型路径调度法及其实现[J];计算机学报;1986年03期

7 王迎春,高德远,樊晓桠,牟澄宇;NRS FPU中浮点乘、除运算的合并设计[J];计算机研究与发展;2000年03期

8 ;[J];;年期

9 ;[J];;年期

10 ;[J];;年期

相关硕士学位论文 前1条

1 赵齐;64位RISC流核心主流水线的设计及优化[D];国防科学技术大学;2012年

，

本文编号：1788613