当前位置:主页 > 科技论文 > 计算机论文 >

面向嵌入式CPU的高密度奇存器堆设计技术研究

发布时间:2018-04-25 21:36

  本文选题:寄存器堆 + 65nm ; 参考:《复旦大学》2013年硕士论文


【摘要】:多端口寄存器堆由于可以实现快速、多个、并行的读写操作,所以对于指令并行性要求很高的现代处理器来说不可或缺,寄存器堆已经成为了各类尤其是嵌入式处理器中的关键模块。 寄存器堆设计是存储器设计中的一个研究方向。高密度寄存器堆作为中央处理器中的一个关键模块,处于处理器片内,其在存储层次中也位于最顶层,寄存器堆的面积、速度、功耗等指标均对处理器有较大的影响。相比于静态随机存储器(SRAM)、动态随机存储器(DRAM)等存储系统,它具有存储容量更小,访问速度更快,要求同时可访问的端口更多的特点。 本文的研究就是面向嵌入式CPU的应用需求,以寄存器堆为研究对象,深入探索其小面积、低功耗与高性能的实现方案,最终设计并实现了三款不同规格的寄存器堆。这三款寄存器堆规格不同、实现方案不一,所采用的设计方法以及设计中的折衷考虑对寄存器堆的研究工作非常有参考价值与借鉴意义。其出色的面积、功耗、速度实现结果不仅满足了当前嵌入式处理器的应用需求,而且为处理器整体设计带来了更多的选择余地。
[Abstract]:The multiport register file is indispensable for the modern processor with high instruction parallelism, because it can achieve fast, multiple, parallel read and write operations. Register-file has become a key module in all kinds of embedded processors. Register-file design is a research direction in memory design. As a key module in central processor, high density register file (HDR) is located on the top of the memory level. The area, speed and power consumption of the register file have a great influence on the processor. Compared with static random access memory (SRAM), dynamic random access memory (DRAM) and other storage systems, it has the characteristics of smaller storage capacity, faster access speed and more ports that can be accessed at the same time. The research of this paper is to face the application requirement of embedded CPU, take register file as the research object, deeply explore its small area, low power consumption and high performance realization scheme, and finally design and implement three different specifications register file. These three registers have different specifications and different implementation schemes. The design methods and the compromise considerations used in the design are of great reference value and significance for the research of register file. Its excellent area, power consumption and speed not only meet the needs of current embedded processor applications, but also bring more options for the overall design of the processor.
【学位授予单位】:复旦大学
【学位级别】:硕士
【学位授予年份】:2013
【分类号】:TP332.11

【相似文献】

相关期刊论文 前10条

1 杨光;张晓彤;王沁;;一种基于寄存器堆连接的可重组逻辑体系结构[J];小型微型计算机系统;2006年11期

2 张轩;李兆麟;;一种6读2写多端口寄存器堆的全定制实现[J];计算机工程;2007年20期

3 孙含欣;佟冬;袁鹏;程旭;;基于簇的寄存器堆功耗管理方法[J];电子学报;2008年02期

4 陆祯琦;蒋剑飞;毛志刚;;高速低功耗6端口分块式寄存器堆的设计[J];微电子学与计算机;2009年06期

5 方卓红;;寄存器堆设计方法研究[J];科技信息;2010年33期

6 郑婧;;多端口寄存器堆的低功耗设计方法[J];山西电子技术;2008年06期

7 赵雨来;李险峰;佟冬;孙含欣;陈杰;程旭;;一种基于活跃周期的低端口数低能耗寄存器堆设计[J];计算机学报;2008年02期

8 丛高建;齐家月;;一种高速低功耗多端口寄存器堆的设计[J];半导体学报;2007年04期

9 王俊宇,王昭顺,王沁;堆栈式寄存器堆及其应用[J];计算机工程与应用;2001年11期

10 李亚民;RISC寄存器的管理策略[J];小型微型计算机系统;1987年12期

相关硕士学位论文 前4条

1 宋丽丽;32×32位三端口寄存器堆的加固设计[D];哈尔滨工业大学;2012年

2 韩军;面向嵌入式CPU的高密度奇存器堆设计技术研究[D];复旦大学;2013年

3 张星星;基于65nm工艺的寄存器堆设计技术研究[D];复旦大学;2012年

4 李毅;高性能低功耗SoC设计以及寄存器堆的应用[D];复旦大学;2011年



本文编号:1803070

资料下载
论文发表

本文链接:https://www.wllwen.com/kejilunwen/jisuanjikexuelunwen/1803070.html


Copyright(c)文论论文网All Rights Reserved | 网站地图 |

版权申明:资料由用户4d39d***提供,本站仅收录摘要或目录,作者需要删除请E-mail邮箱bigeng88@qq.com