动态可重构阵列处理器数据流处理单元的设计与实现

发布时间：2018-06-17 15:51

  本文选题：阵列处理器 + 动态可重构　； 参考：《微电子学与计算机》2017年01期

【摘要】：阵列处理器是一种满足高效能需求、适应未来工艺发展的并行计算结构.基于动态可重构阵列处理器架构,提出了一种基于数据流驱动的处理单元高效硬件实现结构,并完成了四抽头低通滤波器的电路映射及仿真,最后基于Xilinx V6开发板的综合结果进行了性能分析.
[Abstract]:Array processor is a parallel computing architecture which can meet the needs of high performance and adapt to the development of future processes. Based on the architecture of dynamic reconfigurable array processor, an efficient hardware architecture of data-flow driven processing unit is proposed, and the circuit mapping and simulation of four-tap low-pass filter are completed. Finally, the performance of Xilinx V6 development board is analyzed.
【作者单位】： 西安邮电大学电子工程学院;
【分类号】：TP302

【相似文献】

相关硕士学位论文 前5条

1 李宝峰;面向循环阵列处理器的编译器设计与实现[D];国防科学技术大学;2003年

2 刘建国;数字多波束阵列处理器硬件设计与研制[D];西北工业大学;2002年

3 黄虎才;多态阵列处理器的并行计算研究[D];西安邮电大学;2014年

4 徐佳庆;粗粒度可重构阵列处理器性能优化技术研究[D];国防科学技术大学;2007年

5 左艳辉;粗粒度可重构阵列处理器编译工具研究[D];国防科学技术大学;2008年

，

本文编号：2031585