一种面向分组密码的粗粒度可重构阵列及AES算法映射

发布时间：2018-07-28 11:04

【摘要】：为了开发具有一定灵活性的高性能低功耗分组密码处理器,提出了一种粗粒度可重构阵列架构BCORE.在对分组密码算法进行分析的基础上,在阵列中集成了必要的功能单元和互连,并可以由称为动态部分可重构的配置控制机制在运行时进行配置.分别用非流水线和流水线方式在可重构阵列上映射了AES算法.在流水线方式时利用了动态部分可重构能力以提高性能.仿真和综合结果表明最高吞吐率接近2.5Gb/s,与其他平台的对比表明粗粒度可重构阵列在实现AES算法时平衡了性能、灵活性和实现效率.
[Abstract]:In order to develop a high performance and low power block cipher processor with certain flexibility, a coarse-grained and reconfigurable array architecture, BCORE, is proposed. Based on the analysis of block cipher algorithms, the necessary functional units and interconnections are integrated in the array, and can be configured at runtime by a configuration control mechanism called dynamic partial reconfiguration. The AES algorithm is mapped on the reconfigurable array by non-pipeline and pipelined methods, respectively. Dynamic partial reconfigurable ability is utilized in pipeline mode to improve performance. The simulation and synthesis results show that the maximum throughput is close to 2.5 GB / s, and the comparison with other platforms shows that the coarse-grained reconfigurable array balances performance, flexibility and implementation efficiency in the implementation of AES algorithm.
【作者单位】： 清华大学微电子学研究所;
【基金】：科技部“八六三”重点项目子课题(2012AA011801)
【分类号】：TP309;TP332

【参考文献】

相关期刊论文 前3条

1 沈启峰;黄士坦;杨靓;;AES中有限域运算的优化及算法高速实现[J];微机发展;2005年12期

2 方琛;何卫锋;毛志刚;;典型可重构架构的算法映射分析[J];微电子学与计算机;2013年08期

3 彭浩;刘恺;张亮;廖望;戴葵;;轻量级AES加解密芯片设计与实现[J];微电子学与计算机;2014年08期

【共引文献】

相关期刊论文 前3条

1 罗娟;肖仪;卢真;李仁发;;基于网络编码的多播车载网路由算法研究[J];计算机研究与发展;2011年09期

2 王简瑜;张鲁国;;基于FPGA的AES加/解密算法的可重构设计[J];计算机工程;2008年07期

3 程桂花;齐学梅;罗永龙;;AES算法中模逆运算电路设计与实现[J];小型微型计算机系统;2011年06期

相关博士学位论文 前1条

1 刘镇_";面向视频跟踪系统的关键算法和动态可重构硬件架构研究[D];西安电子科技大学;2014年

相关硕士学位论文 前10条

1 齐忠兵;宽带综合数据光同步网的数据加密研究[D];沈阳理工大学;2011年

2 李冬;数据安全保护系统的设计与实现[D];解放军信息工程大学;2008年

3 贾贾;基于FPGA的USB数据加解密系统[D];华中科技大学;2011年

4 陈茂;AES算法IP化的仿真综合验证研究[D];西安电子科技大学;2006年

5 刘珍桢;AES加、解密算法的FPGA优化设计[D];电子科技大学;2007年

6 冯志兴;AES算法在移动存储加密系统中的硬件设计[D];上海交通大学;2009年

7 洪开;基于FPGA的AES算法研究与设计[D];哈尔滨理工大学;2009年

8 王简瑜;基于SoC的分组密码可重构设计与实现[D];解放军信息工程大学;2008年

9 孙瑜;基于FPGA的数据加解密系统设计[D];大连海事大学;2010年

10 陆海龙;数据安全存储系统的研究与实现[D];复旦大学;2010年

【二级参考文献】

相关期刊论文 前5条

1 李冰;夏克维;梁文丽;;基于流水线结构的可重构AES算法IP核的硬件实现(英文)[J];Journal of Southeast University(English Edition);2010年01期

2 李仁发,周祖德,陈幼平,徐成,李方敏;可重构计算的硬件结构[J];计算机研究与发展;2003年03期

3 赵跃华;王益维;李晓聪;;一种适合于低成本标签的RFID双向认证协议[J];计算机应用研究;2010年05期

4 佟玉伟,陆浪如,李明,柯善学;基于FPGA先进加密算法(AES)的并行实现[J];交通与计算机;2002年06期

5 陈丹;Rijndael算法的研究[J];计算机应用与软件;2004年02期

【相似文献】

相关期刊论文 前10条

1 曹晓丽;王爱强;;AES算法研究[J];洛阳师范学院学报;2011年08期

2 崔国华,唐国富,洪帆;AES算法的实现研究[J];计算机应用研究;2004年08期

3 李银;金晨辉;;适合AES算法硬件实现的新S盒[J];计算机应用;2007年04期

4 王红珍;张根耀;李竹林;;AES算法及安全性研究[J];信息技术;2011年09期

5 章登义,毛从武,李永忠;AES算法及其在DSP中优化实现[J];计算机工程与科学;2005年09期

6 谢孝青;高琳;;基于结构共享和多级流水线的AES算法硬件实现[J];电子科技;2009年03期

7 王枢;;基于十进制改进的AES算法研究[J];电脑知识与技术;2011年20期

8 徐卉;;WLAN数据加密技术中AES算法的分析与改进[J];电脑知识与技术;2009年03期

9 秦晗;周玉洁;;AES的小面积实现[J];信息安全与通信保密;2006年10期

10 丁汉吉;何蕾;阮树骅;;AES算法研究及实现分析[J];网络安全技术与应用;2007年11期

相关会议论文 前2条

1 刘晶;;基于改进AES算法对数字图书馆文档加密的研究[A];华北地区高校图协第二十四届学术年会论文（文章）汇编[C];2010年

2 禹金璐;龙翔;高小鹏;;支持变长密钥的AES算法的FPGA实现[A];2007北京地区高校研究生学术交流会通信与信息技术会议论文集（上册）[C];2008年

相关硕士学位论文 前10条

1 薛小铃;基于FPGA的AES算法的设计与实现[D];福州大学;2011年

2 裴莹;基于OpenCL的AES算法的多线程并行实现[D];吉林大学;2012年

3 王张亘;智能卡中抗边信道攻击的AES算法的软件实现[D];重庆大学;2014年

4 黄晓泓;基于AES算法的硬件功能保护的验证和FPGA实现[D];华南理工大学;2010年

5 郭自豪;一种适合营级以下单位使用的AES算法的FPGA实现[D];西安电子科技大学;2012年

6 代大勇;AES算法及其DSP实现[D];哈尔滨工业大学;2008年

7 师攀攀;基于多核的AES算法的并行优化与实现[D];郑州大学;2012年

8 林娟娟;基于FPGA的AES算法优化与设计研究[D];西南交通大学;2012年

9 郝李鹏;基于AES算法的抗旁道攻击方法研究[D];宁波大学;2012年

10 罗柳平;基于SHA和AES算法的AHB总线监视器设计[D];华中科技大学;2010年

，

本文编号：2149914