基于断言的AMBER处理器验证

发布时间：2021-04-23 11:50

几十年以来，随着电子技术的发展，微处理器已逐渐成为现代电子设计中重要且不可或缺的一部分，成为众多电子设备的数字大脑，使今天的数字化生活方式成为可能。目前的处理器只占用了几平方厘米的硅芯片，集成化程度高，并能够以惊人的高速度进行计算。然而，这种计算能力是有代价的;在学术界和工业界，核实一个现代的微处理器保证其操作的正确性越来越具有挑战性。在微处理器应用占据着核心地位的领域，如通信，医药，交通，财政，军事等，对于处理器操作的可靠性和正确性要求更加的严格。为了给用户提供更高的运算性能，新一代的处理器已可以将数百万个晶体管集成在一起，这使得更复杂的设计变成可能；同时设计复杂度的增加使得验证处理器的挑战越来越大，因此影响到处理器的有效设计的整个过程。在普遍的处理器设计周期中，初始阶段的设计占据着最具决定性的地位，设计者都更加努力的去设想如何改进设计中的传统指标，如性能，功耗和面积等。在这个期阶段设计验证未明确考虑。设计的验证通常被认为是设计完成后的任务，工程界的这一普遍的事实使的已经完成的设计变得更加难以进行验证。因此为了及时消除关键的设计错误，处理器厂商被迫采用巨大的验证团队。目前，确保处理器设计正确性环节占创建这整个新的处理器设计过程的最大部分（高达70％），这就给计算行业消费分配带来了重大挑战。而在设计验证过程中存在如此挑战，主要的原因是在目前的处理器设计流程中存在的问题。在这篇论文中，为了减少设计验证所使用的时间，并提高验证效率，我们建议，在设计周期的初始阶段，考虑设计的可验证性作为一个重要的设计约束。在上文中我们已经表述了验证环节在整个体系架构设计中的重要性。我们已提供了在设计循环寿命中应用基于断言验证的有效方法，验证计划作为验证组的路线图，我们的方法强调在验证过程中写作验证计划具有更好的优势。同时我们也描述了在设计周期末端添加断言会给整个设计带来更多的困难，整个设计开销也会更大。若在设计的最后环节加入断言验证需要更长的时间，这对最终设计的完成是一个挑战。在本研究中，我们使用基于断言的验证（ABV）机制来验证AMBER-25处理器的核心系统。在我们主要环节的验证过程中使用了SystemVerilog断言（SVA），通过我们的验证过程已证明SVA在基于断言的验证中的有效性，SVA不仅可以捕捉系统设计的缺陷，而且可以提供断言的验证覆盖率的详细信息.我们提供了有效的，，并切可扩展的基于断言的验证模型。这种模式可以更容易的进行功能验证，并且保证了设计功能的正确性，而不会影响设计原来的性能，功耗和面积指标。
【学位授予单位】：北京理工大学
【学位级别】：硕士
【学位授予年份】：2014
【分类号】：TP332

文章目录

摘要

Abstract

Dedication

CONTENTS

List of figures

List of tables

List of Acronyms

CHAPTER 1. INTRODUCTION

1.1 Motivation

1.2 Research Background

1.3 History of assertion language standards

1.4 Research Objective

1.5 Thesis Outline

CHAPTER 2. AMBER-25 CORE SYSTEM DESCRIPTION

2.1 Modern processor basic terms

2.2 Amber 25 core Features

2.3 Amber 25 Pipeline Architecture

2.4 Amber 25 implementation

2.5 Amber 25 core based system

2.6 Chapter summary

CHAPTER 3. THE ART OF VERIFICATION

3.1 Verification Fundamentals

3.1.1 Verification methodology

3.1.2 Functional verification

3.1.3 Verification technologies

3.1.4 Verification plan

3.1.5 The Verification Challenge

3.2 Assertions Based Verification

3.2.1 Assertions

3.2.2 Dynamic ABV

3.3 Assertion specification languages

3.3.1 SystemVerilog Assertions （SVA）

3.3.2 Building blocks of SVA

3.3.3 Standard assertion specification languages

3.4 Chapter summary

CHAPTER 4. AMBER CORE BASED SYSTEM VERIFICATION

4.1 Introduction

4.2 Amber core System verification plan

4.2.1 Verification basic questions

4.3 Core level ABV

4.3.1 Instruction cache verification

4.3.2 Decode module verification

4.3.3 ALU verification

4.3.4 Standard wishbone protocol

4.3.5 Amber25 wishbone interface verification

4.4 System level ABV

4.4.1 Main memory and IC

4.4.2 Wishbone arbiter

4.5 Chapter summary

CHAPTER 5. DISCUSS AND ANALYSIS

5.1 Verification for existing design

5.2 System level verification

5.3 Assertions debugging

5.3.1 Design bugs

5.3.2 Assertion bugs

5.4 Assertion reusability

5.5 Design and verification dependences

5.6 Advantages of using ABV

CHAPTER 6. SUMMARY AND CONCLUSION

FUTURE WORK AND PERSPECTIVES

REFERENCES

PUBLISHED PAPERS AND RESEARCH RESULTS

ACKNOWLEDGEMENT

【相似文献】