当前位置:主页 > 科技论文 > 计算机论文 >

基于RocketIO的高速视频流存储和控制系统设计与仿真

发布时间:2018-10-22 11:19
【摘要】:随着社会的发展和信息量的增加,,人们对信息存储系统速度和容量的需求不断提升,对数据传输的速度和可靠性也提出了更高的要求。传统的并行传输方式由于存在时钟和数据间偏移,PCB布线难度大,信号间串扰严重等问题,已很难满足高速系统的要求。而高速串行传输技术凭借其带宽大、抗干扰性强和接口简单等优势,正迅速取代传统的并行技术,成为业界的主流。尤其是串行传输技术与现场可编程门阵列(FPGA)技术的结合,使得串行接口的设计变得更为简单和灵活。 本文利用Xilinx公司Virtex-4系列FPGA中的串行接口模块RocketIO MGT为主要数据传输手段,设计了一个高速视频流存储系统。该系统以Virtex-4系列FPGAXC4VFX100、ADSP BF537和NAND Flash K9NCG08U5M为核心器件,能够对并行LVDS接口、Fibre Channel4X光纤接口和Camera Link高速相机接口输入的高速数据进行实时的存储,并能通过另一个Fibre Channel4X光纤接口对存储数据进行高速的下载,该系统同时还具有检测坏块的功能和规避坏块的设计。此外,本文还对系统的关键部分进行了必要的仿真,以验证设计的可行性。
[Abstract]:With the development of the society and the increase of the amount of information, the demand for the speed and capacity of the information storage system is increasing, and the speed and reliability of the data transmission are also required. Because of the clock and data offset, the difficulty of PCB routing and the serious crosstalk between signals, the traditional parallel transmission mode is difficult to meet the requirements of high-speed systems. The high-speed serial transmission technology, with its advantages of large bandwidth, strong anti-jamming and simple interface, is rapidly replacing the traditional parallel technology and becoming the mainstream of the industry. Especially the combination of serial transmission technology and field programmable gate array (FPGA) technology makes the design of serial interface more simple and flexible. In this paper, a high speed video stream storage system is designed by using the serial interface module RocketIO MGT in Virtex-4 series FPGA of Xilinx Company as the main means of data transmission. With Virtex-4 series FPGAXC4VFX100,ADSP BF537 and NAND Flash K9NCG08U5M as the core devices, the system can store the high speed data input from parallel LVDS interface, Fibre Channel4X fiber interface and Camera Link high speed camera interface in real time. It can download the stored data at high speed through another Fibre Channel4X fiber interface. The system also has the function of detecting bad blocks and avoiding the design of bad blocks. In addition, the key parts of the system are simulated to verify the feasibility of the design.
【学位授予单位】:西安电子科技大学
【学位级别】:硕士
【学位授予年份】:2012
【分类号】:TP333

【参考文献】

相关期刊论文 前5条

1 邓焰,戎蒙恬;基于FPGA的3.125Gbits串行通道设计实验[J];电子工程师;2004年11期

2 杨刚,周宗仪;基于Rocket I/O模块的高速I/O设计[J];电子技术应用;2004年06期

3 高世杰;吴志勇;;基于RocketIO的多路相机数据传输系统的设计[J];光通信技术;2008年05期

4 孙明琪;李范鸣;;基于RocketIO的高速光纤红外图像串行传输的实现[J];科学技术与工程;2008年12期

5 林振华;;基于PCI-X和RocketIO的高速数据传输系统设计[J];现代雷达;2011年06期

相关硕士学位论文 前2条

1 王建军;高速串行接口电路的研究与设计[D];国防科学技术大学;2006年

2 康琼;基于FPGA的高速串行接口模块仿真设计[D];西安电子科技大学;2009年



本文编号:2287006

资料下载
论文发表

本文链接:https://www.wllwen.com/kejilunwen/jisuanjikexuelunwen/2287006.html


Copyright(c)文论论文网All Rights Reserved | 网站地图 |

版权申明:资料由用户9ee25***提供,本站仅收录摘要或目录,作者需要删除请E-mail邮箱bigeng88@qq.com