宽电压SRAM恒定低摆幅读电路的研究与设计

发布时间：2020-03-18 14:35

【摘要】：静态随机存取存储器(Static Random-Access Memory,SRAM)是片上系统(System on Chip,SoC)的重要组成模块之一,其读能效对SoC整体指标的意义重大。在先进工艺和低电压下,晶体管的工艺偏差增大,使得SRAM读操作中的存储单元位线放电时间偏差和灵敏放大器使能信号使能时间偏差均增大,位线摆幅因此增大且读延时和读能耗增加,这导致在宽电压设计中需要为读操作预留足够的裕度。因此,宽电压SRAM低摆幅读电路需要新的设计方案。本文的主要工作包括:(1)总结了传统SRAM低摆幅读方案、消除灵敏放大器使能信号的SRAM低摆幅读方案和降低位线预充电电压的SRAM低摆幅读方案,分析表明第三种读方案能够以较简洁有效的方式解决宽电压SRAM读操作所面临的挑战;(2)设计了位线分级结构的读缓冲电路;(3)分析了电压型差分灵敏放大器的失调电压模型,论证了宽电压SRAM全局位线恒定低摆幅读方案的合理性,并通过改变传输管的类型改进设计了灵敏放大器;(4)基于晶体管的阈值特性和电荷共享原理,分别设计了两种不同控制逻辑(组合逻辑和电容)的宽电压恒定低电平预充电路并建立模型,仿真结果表明,上述两种预充电路在宽电压范围内分别将全局位线预充到126mV和133mV左右,最后本文将电荷共享的组合逻辑预充电路应用于宽电压SRAM恒定低摆幅读电路中。基于TSMC 28nm工艺,本文设计并物理实现了容量为8Kb的宽电压SRAM恒定低摆幅读电路。后仿真结果表明,低电压0.6V时,本文读电路的读延时和读能耗分别为3ns和1.79pJ,相比于传统SRAM读电路分别降低了44%和49%;常规电压0.9V时,本文读电路的读延时和读能耗分别为543ps和5.88pJ,相比于传统SRAM读电路分别降低了15%和26%;且当综合考虑面积、性能和能耗时,本文读电路优于同等条件下复现的近年发表文献中读电路的后仿真结果。
【学位授予单位】：东南大学
【学位级别】：硕士
【学位授予年份】：2018
【分类号】：TP333;TN47

【相似文献】

相关期刊论文 前10条

1 范俊智;;陀螺仪的摆幅法观测[J];矿山测量;1989年01期

2 孙以涛;王生泽;;单向驱动非圆齿轮差动轮系实现可调摆幅输出的研究[J];机械传动;2013年07期

3 高静;;一种基于列级处理的全摆幅信号读出电路设计[J];南开大学学报(自然科学版);2012年05期

4 王海永,邵志标;1.5V高速全摆幅BiCMOS逻辑电路的研究[J];微电子学;2000年03期

5 林家聪 ,桑光灿 ,孙建明;陀螺经纬仪记时摆幅法定向[J];中国矿业学院学报;1985年01期

6 乔文华;大摆幅单摆的运动研究[J];聊城师院学报(自然科学版);2002年04期

7 朱平;;任意摆幅的摆类振动规律研究[J];云南师范大学学报(自然科学版);2015年03期

8 靳奉祥，，郑文华;摆幅测微定向方法[J];工程勘察;1994年03期

9 梁广瑞;莫胜撼;;一种电磁摆摆幅和周期的控制方法[J];装备制造技术;2014年04期

10 刘凯,邵丙铣;一种低电压全摆幅CMOS运算放大器[J];微电子学;2002年01期

相关会议论文 前2条

1 邓红辉;尹勇生;高明伦;;1.2V低功耗全摆幅CMOS恒跨导轨对轨运放[A];第十九届测控、计量、仪器仪表学术年会(MCMI'2009)论文集[C];2009年

2 徐熙平;苏拾;张国玉;张宁;;基于CCD的摆动扫描镜摆幅光电测量系统研究[A];2007'中国仪器仪表与测控技术交流大会论文集（二）[C];2007年

相关重要报纸文章 前6条

1 周成岗;震荡走高 摆幅渐小[N];中国证券报;2001年

2 本报记者　　陈昆才;累计升值冲破3%　人民币“摆幅”渐强[N];21世纪经济报道;2006年

3 王伟邋杜恩;先天性膝关节脱位重在早治[N];家庭医生报;2008年

4 杨耀青;砖混房抗震能力同样强[N];西安日报;2008年

5 中国应用法学研究所副所长 蒋惠岭;自然时差的启示[N];人民法院报;2010年

6 小于;餐前餐后健美操[N];人民政协报;2000年

相关硕士学位论文 前10条

1 朱吉U

本文编号：2588843