兼容8051单片机IP核设计

发布时间：2020-03-18 19:17

【摘要】： 单片微型计算机(单片机)自问世以来,因其小巧灵活、成本低、控制能力强、易于产品化等优势,在社会各领域中得到广泛的应用。然而,随着信息时代的到来,传统单片机固有的结构缺陷,使其呈现出诸多弊端。其速度、规模、性能等指标越来越难以满足用户需求、因此单片机芯片的开发,升级面临着新的挑战。进入20世纪90年代后,可编程逻辑集成电路技术进入飞速发展时期。器件的可编程门数超过了百万门,并出现了内嵌复杂功能模块的SoPC(System on aProgramable Chip)。这种大规模可编程逻辑芯片的出现为单片机芯片重构开辟了新的途径。本课题就是要以FPGA/CPLD(Field Programmable GateArray/Complex Programmable Logic Device)器件作为载体,以现代EDA(Electronic Design Automatic)技术为手段,以实现一个与MCS-51系列单片机指令兼容的微控制器芯片的IP(Intellectual Property)核。本文主要研究了应用EDA技术实现这一IP核的方法。本文采用自顶向下(Top-down)的设计方法,根据设计流程,首先将单片机划分成几个大的模块,再向下划分成功能单一的模块。然后运用硬件描述语言VHDL(Very High Speed Integrated Circuit Hardware Description Language)对各个模块进行逻辑描述;同时应用EDA集成开发工具MAX+plusⅡ提供的时序模拟器对各个模块(包括各子模块和顶层模块)的功能进行软件仿真。完成软件仿真后下载到FPGA/CPLD器件中进行硬件级的测试。课题采用GW48-CK型EDA实验箱对所设计的软核模块进行硬件级的测试。箱内的可编程逻辑器件是Altera公司的FLEX 10K(属于FPGA类型)系列器件中的EPF10K10LC84-4。由于EPF10K10LC84-4器件的逻辑门有限,本文单独完成了算术逻辑单元、定时器/计数器、串行口等模块的硬件级测试。本课题的研究表明,应用EDA技术实现单片机结构设计的方法是完全可行的。以FPGA/CPLD所构造的单片机符合单片机快速、高效、小型、外围电路内装化的发展趋势。
【图文】：

分布图,位寻址,分布图,名称

也就掌握了MCS一51。SFR存在于单片机中，实质上一些具有特殊功能的RAM单元，其地址范围为80H--FFH。特殊功能寄存器的总数为21个，离散的分布在该区域中，其中有些SFR还可以进行位寻址。图3一3是SFR的名称及其分布124〕。表3一1列出了MCS一51所有特殊功能寄存器的符号、名称以及对应的字节地址，朴朴口工二仁习二工二巨江二工二作作作作作作作作作作作作作作作作作阳降薰遐髯鳞鸳。。。。。。。。。。。。。。即即口L仁一工一上一盆一J一J一J一盯 llllll一一 !!!!!石o进去竺兰到星去塾经壑兰注些到人少少朋朋L一L一上一上一蕊一二一二一习匕习即即即即即即即即即即即即即即皿1些经丝丝丝些丝胜婴望进到阶阶阶阶阶阶阶阶即即!立J一上J局未一上一匕~二一~』一价 {{}一一一门门门门朋l三班兴三缨跳竺缪望丝到，咫咫咫卿卿l一_l过一土-__立一过一一土一』钾 {{{{{{{{{{{即L里当鉴竖班竺兰巴竖兰丛鲜当P，

符号文件

一口民队!.0【，二目图4一 2Addsub多y，Addsub_0V一y和Addsub_CORE的符号文件图件。这种符号文件就是一个元件，它将自动加载在用户的元件库中，用户随时可以调用。ALU模块中的加/减法器Addsub_core就是利用这两个元件组合而成。组合的方式有两种，一是利用MAX+pluSH中的图形编辑器，运用连线的方式实现;二是运用VHDL语言的元件例化语句实现。前者的优点是直观，对于简单的器件，很比较容易看出电路的走向，但是对于输入输出端口较多的器件，，则显得零乱，而且连线也很容易出错。对于输入输出端口较多的器件，后者则有其优势。本文中对底层元件的调用户部采用vHDL语言的元件例化语句实现。使用这种方式
【学位授予单位】：山东大学
【学位级别】：硕士
【学位授予年份】：2007
【分类号】：TP368.12

【引证文献】