高性能存储系统研究
发布时间：2020-04-20 06:50
【摘要】： 随着存储系统的访问速度与处理器的运算速度的差距越来越显著,访存性能已成为提高计算机系统性能的瓶颈。如何通过设计高性能存储系统弥补处理器与存储系统性能的差距长期以来是体系结构领域的研究热点。 本文从提高处理器的IPC值和优化处理器的访存延时及带宽的角度出发,结合分析龙芯2号处理器运行SPEC CPU2000测试程序的访存行为特征,对存储系统性能优化技术进行研究,提出了一系列存储系统的性能优化技术并对所提出的优化技术进行性能评测与分析。本文主要的创新点及贡献包括: 1.通过对Cache写失效行为的分析,提出一种新的提高处理器带宽利用率的Cache写失效处理策略——Cache自适应写分配策略。该策略在访存失效队列中收集全修改Cache块,对全修改Cache块采用非写分配策略,并能够自适应地切换为写分配策略。与传统的Cache写失效处理策略相比,Cache自适应写分配策略硬件代价小,避免了不必要的数据传输,降低Cache污染,减少存储管理队列阻塞的频率。结果表明,采用Cache自适应写分配策略,STREAM基准测试程序带宽平均提高62.6%,SPEC CPU2000程序的IPC值平均提高5.9%。 2.通过对栈访问行为的分析,提出一种栈高速缓存方案——快速地址计算的自适应栈高速缓存组织方案。该方案将栈访问从数据高速缓存的访问中分离出来,充分利用栈空间数据访问的特点,提高指令级并行度,减少数据高速缓存污染,降低数据高速缓存失效率,并采用快速地址计算策略,减少栈访问的命中时间。该栈高速缓存在发生栈溢出时,能够自适应地关闭,以避免栈切换对处理器性能的影响。栈高速缓存标志中增加进程标识,进程切换时不需要将数据写到低层存储系统中,适用于多进程环境。SPEC CPU2000程序运行结果表明,采用快速地址计算的自适应栈高速缓存方案,25.8%的访存指令可以并行执行,数据高速缓存失效率平均降低9.4%,IPC值平均提高6.9%。 3.通过对指令Cache和数据Cache失效行为的分析,提出一种预取策略——结合访存失效队列状态的预取策略。该预取策略保持了指令和数据访问的次序,有利于预取流的提取。并将指令流和数据流的预取相分离,避免相互替换。在预取发起时机的选择上,结合访存失效队列的状态,减小对处理器正常访问请求的影响。通过流过滤机制提高预取准确性,降低预取对访存带宽的需求。结果表明,采用结合访存失效队列状态的预取策略,处理器的平均访存延时减少30%,SPEC CPU2000程序的IPC值平均提高8.3%。 4.通过对内存访问地址的空间局部性分析,提出一种内存控制策略——处理器核指导的内存Page模式控制策略。该策略由处理器核指导,自适应地根据程序访存地址的空间局部性特征动态调整Page模式,融合Open Page策略和Close Page策略的优点。处
【图文】：
高内存访问效率的技术。对于访存局部性好、Page 命中率高的应用程序，Open Page 技术可以大大减少内存访问的延时。但对于 Page 冲突概率大的应用程序，Open Page 技术的实现不仅不能降低访存延时[Schumann97] [Miura01]，反而会增加访存延时，只有采用灵活的内存控制策略才能将内存设备所提供的这些技术优势发挥出来。通常对于具有随机的内存访问的应用程序，例如事务处理程序，使用 Open Page 控制策略比使用 ClosePage 控制策略的访存延时要大[Davis00]。现代的内存设备都具有多个存储体（Bank），并且允许位于不同 Bank 中的 Page 同时处于打开状态，内存控制器可以采用新的地址映射策略将应用程序对内存设备邻近的访问分散到不同的 Bank 中，，降低 Page 冲突，更好地利用 Open Page 技术减少内存访问的延时。[Rambus99]中所提到的内存控制电路中就使用了一种地址映射技术使得应用程序对内存设备的邻近访问尽可能地落在不同的 Bank 上，从而使得系统访存的性能得到提高。Xiaodong Zhang 等[Zhang00]发现二级 Cache 冲突会导致 Page 冲突，如果将二级Cache 标志域的低位与 Bank 地址相异或来产生对应于内存设备的 Bank 地址的映射，则可将 Page 冲突的访问转换成对不同 Bank 的并发访问，既降低了访存延时又提高了访存带宽。
降低数据 Cache 失效率 9.4%。采用时。栈高速缓存发生栈溢出时，能够自适应。栈高速缓存标志中增加进程标识，进程切用于多进程环境。性能评测结果表明，采用EC CPU2000 程序 IPC（Instruction per Cycle第二节介绍相关工作；第三节对程序的访存自适应栈高速缓存方案和采用栈高速缓存的评测与分析；最后小结本章工作。门的 CCM（Compiler-Controlled Memory）per98]。Spill code 是指寄存器不够使用时，数据的代码，占程序代码的 20%。编译器在插入 CCM。Spill code 只是栈访问的一部分，
【学位授予单位】：中国科学院研究生院（计算技术研究所）
【学位级别】：博士
【学位授予年份】：2006
【分类号】：TP333
本文编号：2634287
【图文】：
高内存访问效率的技术。对于访存局部性好、Page 命中率高的应用程序，Open Page 技术可以大大减少内存访问的延时。但对于 Page 冲突概率大的应用程序，Open Page 技术的实现不仅不能降低访存延时[Schumann97] [Miura01]，反而会增加访存延时，只有采用灵活的内存控制策略才能将内存设备所提供的这些技术优势发挥出来。通常对于具有随机的内存访问的应用程序，例如事务处理程序，使用 Open Page 控制策略比使用 ClosePage 控制策略的访存延时要大[Davis00]。现代的内存设备都具有多个存储体（Bank），并且允许位于不同 Bank 中的 Page 同时处于打开状态，内存控制器可以采用新的地址映射策略将应用程序对内存设备邻近的访问分散到不同的 Bank 中，，降低 Page 冲突，更好地利用 Open Page 技术减少内存访问的延时。[Rambus99]中所提到的内存控制电路中就使用了一种地址映射技术使得应用程序对内存设备的邻近访问尽可能地落在不同的 Bank 上，从而使得系统访存的性能得到提高。Xiaodong Zhang 等[Zhang00]发现二级 Cache 冲突会导致 Page 冲突，如果将二级Cache 标志域的低位与 Bank 地址相异或来产生对应于内存设备的 Bank 地址的映射，则可将 Page 冲突的访问转换成对不同 Bank 的并发访问，既降低了访存延时又提高了访存带宽。
降低数据 Cache 失效率 9.4%。采用时。栈高速缓存发生栈溢出时，能够自适应。栈高速缓存标志中增加进程标识，进程切用于多进程环境。性能评测结果表明，采用EC CPU2000 程序 IPC（Instruction per Cycle第二节介绍相关工作；第三节对程序的访存自适应栈高速缓存方案和采用栈高速缓存的评测与分析；最后小结本章工作。门的 CCM（Compiler-Controlled Memory）per98]。Spill code 是指寄存器不够使用时，数据的代码，占程序代码的 20%。编译器在插入 CCM。Spill code 只是栈访问的一部分，
【学位授予单位】：中国科学院研究生院（计算技术研究所）
【学位级别】：博士
【学位授予年份】：2006
【分类号】：TP333
【引证文献】
相关期刊论文 前4条
1 潘志华;张涛;;Linux预取算法分析与研究[J];计算机技术与发展;2009年12期
2 李蔚妍;孙未;;DSP的内存储系统的设计[J];微计算机信息;2010年29期
3 徐征;张利华;余池美;;一种高端存储磁盘阵列的硬件架构设计[J];微电子学与计算机;2009年11期
4 徐征;张利华;余池美;;磁盘阵列的缓冲命中率的研究[J];微电子学与计算机;2009年12期
相关博士学位论文 前1条
1 邹琼;Java虚拟机的自适应动态优化[D];中国科学技术大学;2008年
相关硕士学位论文 前4条
1 焦英楠;高性能视频检索平台中网络性能优化设计与实现[D];北京邮电大学;2011年
2 李洪;一种高性能的DSP存储系统设计[D];上海交通大学;2008年
3 王晓翠;网络存储系统预取协调优化研究[D];北京工业大学;2010年
4 容涛涛;适用于DDR SDRAM的控制器设计[D];西安电子科技大学;2012年
本文编号：2634287
本文链接：https://www.wllwen.com/kejilunwen/jisuanjikexuelunwen/2634287.html
