基于DSP的嵌入式神经网络计算框架设计与实现

发布时间：2020-04-20 07:14

【摘要】：近年来,深度学习(Deep Learning)的研究和应用进入了爆发阶段,出现了多个适用于移动端的神经网络以及一些模型压缩算法,神经网络开始大规模应用到嵌入式平台,进而产生了越来越多的面向嵌入式平台的神经网络计算框架。这些计算框架主要使用ARM CPU、GPU(Graphics Processing Unit)或者FPGA(Field Programmable Gate Arrays)作为计算加速硬件,但是这些硬件在性能、成本或者功耗上都存在一些问题,难以在这三者之间达到一个较好的平衡,导致这些框架尚未在嵌入式领域大规模应用。相比而言,DSP(Digital Signal Processor)具有较好的性能以及较低的成本和功耗,因此,本文调研了目前嵌入式平台神经网络加速框架存在的问题,研究与实现了基于DSP计算优化的轻量级神经网络计算框架——Lightweight Accelerator for Neural Networks on Embedded System,简称LANNES。该计算框架在嵌入式平台既有不错的性能,又能较好地控制成本和功耗,是一个适用于神经网络在嵌入式平台大规模应用的解决方案。本文设计了适用于DSP平台的神经网络计算框架的架构和底层加速机制。框架架构主要包含三部分:LANNES模型和网络文件、LANNES基础组件和LANNES加速器。在此基础上本文实现了框架的模型和网络文件的转换与加载以及框架的各个基础组件,充分利用DSP的特殊架构,利用内存优化算法和CPU指令级并行优化手段,实现了DSP加速器的性能最大化。本文对所实现的LANNES框架的性能和精度进行了测试和验证,测试表明基于DSP实现的LANNES框架性价比高于基于GPU实现的框架,且性能领先于基于更高成本的4核心ARM CPU实现的计算框架,同时LANNES还具有非常轻量、高易用性和低功耗等优点,此外又能保证计算结果的精度不会受到框架的影响。本研究所提出的基于DSP实现的轻量级神经网络计算框架可以作为神经网络在嵌入式平台大规模应用的优秀解决方案。
【图文】：

架构设计,嵌入式平台

图 1-1 SNPE 架构设计[23]由于 DSP 的开发成本相对于 CPU 和 GPU 较大，而在性能方面能获得的收不如 FPGA，因此，国内外有关基于 DSP 的神经网络计算框架且具有实用和通用性的研究相当匮乏，不如 GPU、FPGA 丰富，而已有的基于 DSP 的网络方面的研究又大多数都停留在基于 DSP 实现的某种具体算法的层面[2但是随着 DSP 厂商逐渐重视其在将神经网络应用到嵌入式平台过程中的作并提供更多的高级开发接口，DSP 的开发难度也有所下降。综上所述，目前对面向嵌入式平台的神经网络计算框架的研究仍存在以下问1) 神经网络在嵌入式平台的计算框架大都使用 ARM CPU 和 GPU 作为加速硬件，极少使用性能、成本和功耗比较平衡的 DSP 的；2) 对于少数支持 DSP 作为加速硬件的框架，，如 MACE 和 SNPE，由于其对软硬件平台和开发条件的限制导致其实用价值和通用性低；

神经元模型

图 2-1 神经元模型神经元的模型中，从输入到计算这一过程称为“连接”，每一个相应的权重。多个神经元组合在一起就成了一个网络层，单层神器，就是只有输入层和输出层的神经网络结构，其中输入层不做层会做计算。单层神经网络中的权值也是通过训练得到，由于它模型，因此只能处理线性问题。度神经网络着研究的深入，研究者尝试在单层神经网络的输入层和输出层之将其称之为隐藏层，其模型如图 2-2 所示。后来的理论研究证明网络，两层的神经网络可以拟合任何连续函数[39]，即两层神经网性问题。
【学位授予单位】：兰州大学
【学位级别】：硕士
【学位授予年份】：2019
【分类号】：TP368.1;TP18

【相似文献】