3D存储器的内建自修复技术与TSV容错方法研究

发布时间：2020-04-24 08:20

【摘要】：三维集成电路是指利用硅通孔(Through Silicon Via,TSV)作为电学连接,将多个同质、异质的芯片或电路模块在垂直方向上堆叠起来,共同完成一个或多个功能。三维集成电路被认为是超越摩尔定律的一项技术,相对于二维集成电路来说,三维集成电路有很多优势:互连线长度更短,互连线密度更高,带宽更高,支持异构集成,芯片面积更小,存储容量更大等等。由于三维存储器充分利用了三维集成电路高密度集成的优势,它已经成为三维集成电路重要的应用方向之一。但是成品率低始终是三维存储器的一个重大挑战。此外,TSV制造工艺的不成熟会进一步降低三维存储器的成品率,因为TSV在制造、减薄、对准、绑定等过程中容易引入各种缺陷,且制造过程中任意一层无法修复将导致整个堆叠的失败。这些情况会进一步降低三维存储器的成品率。为了解决上述问题,本文旨在提高三维存储器的容错能力,一方面提出了一种高效的内建自修复(BISR)方案来提高三维存储器的故障单元的修复率。另一方面提出了一种基于蜂窝的TSV冗余架构来提高TSV的容错率。本文的主要贡献如下:(1)提出基于行/列块映射的三维存储器内建自修复方案。传统存储器修复方案是采用冗余行或者冗余列去替换发生故障的行或者列,也就是说存储阵列的每一行或列只要有一个单元发生故障就要用整个冗余行或者冗余列去替换,这就使得冗余资源的利用率不高,从而导致存储阵列的故障修复能力有限。本文提出了一种有效的三维存储器内建自修复方案,这种方案首先获取每层芯片的故障分布情况,并采用基于行/列块映射的算法对不同层的故障进行聚簇,这种细粒度的映射能使尽可能多的故障聚簇到同一行或列,这样修复相同数量的故障所需冗余资源更少。实验结果表明,与其他修复方案相比,本文提出的方法不仅具有较高的修复率而且在修复率相同的情况下,所需的冗余资源更少,同时增加的面积开销几乎可以忽略不计。(2)提出一种新型的基于蜂窝的硅通孔(TSV)修复结构。相对于矩形结构的TSV排列方式,蜂窝型结构在利用面积相同的情况下所能容纳的TSV数量更多,耦合电容和峰值噪声也更小。与其他方法相比,本文提出的架构综合考虑了修复率和硬件开销之间的折中,利用相对较少的硬件开销达到了相对较高的修复率。仿真结果表明,本文提出的架构对均匀故障具有99.84%的修复率,对于高度聚簇故障平均也能达到81.42%的修复率,比基于环的方案平均提升19.95%,面积开销和总延迟相对于基于路由的结构分别减少50.43%和53.16%。
【图文】：

成品率,三维存储器,芯片,存储器

1.2.1每层芯片成品率问题尽管三维堆叠存储器的潜力巨大，但由于制造工艺水平不成熟以及堆叠过程中任何芯片出现问题都会导致整个堆叠的失败等原因，低成品率仍然是三维存储器技术中关键挑战之一[10-11]。根据国际半导体技术蓝图(ITRS,InternationalTechnologyRoadmap for Semiconductors)的数据存储器的成品率要达到 85%以上，才能形成真正量产的产品。三维存储器的生成设计到很多影响成品率的关键工艺，比如 TSV与多层芯片的键合，TSV 制造过程中铜注入，芯片打薄，芯片对准等，控制不严格的话都会显著影响 3D 存储器的成品率。影响 3D 存储器成品率的因素包括两个方面[12]，一是每层芯片的成品率，二是三维集成过程的成品率。三维存储器每层芯片成品率不但会影响整体成品率，而且在堆叠过程中任何芯片出现故障都可能导致整体堆叠的失败，此外，随着堆叠层数的增加，成品率呈下降趋势[13]。3D 存储器的低成品率会造成企业生产成本的增加，产品上市时间的滞后，还会制约 3D 存储器产品进一步发展，，因此研究如何提高三维存储器的成品率具有重要意义[13-15]。1.2.2 TSV成品率问题

三维存储器,对正,方式

(a) (b)图 2.2 三维存储器堆叠方式：(a) 正面对正面 (b)正面对背面Fig 2.2 The 3D stacking manner: (a) face-to-face (b) face-to-back2.1.4 典型的BISR结构内建自修复(Built-In-Self-Repair, BISR)技术是指存储器对检测到的故障利用内部的电路设计进行自我修复的结构。一般 BISR 结构为存储阵列预留若干冗余行或冗余列用作替换阵列中发生故障的行或列。下面介绍两种基本 BISR 架构[25]：解码器重定向 BISR 结构和故障高速缓存 BISR 结构。行译码器
【学位授予单位】：合肥工业大学
【学位级别】：硕士
【学位授予年份】：2019
【分类号】：TP333;TN407

【相似文献】