一种12位流水线结构模数转换器的设计

发布时间：2020-04-24 09:37

【摘要】： 随着电路系统数字化程度不断提高，模数转换器作为模拟信号与数字信号的接口电路，其作用也越来要重要，本文给出了一种流水线结构模数转换器的设计方案，对流水线结构原理进行了较为细致的分析介绍，论文从整体电路结构到具体电路的设计实现方面都作了许多工作。本次论文目标是设计最高采样时钟频率50M，转换精度为12位流水线型模数转换器，，设计中采用了十级流水线模式的结构：第一级四位flash子模数转换器，后面为八级每级1.5位再加一位flash子模数转换器的流水线结构，子模块电路设计中我们完成了高精度的采样保持电路、高增益带宽积的运算跨导放大器电路、低失调电压低功耗高速度比较器电路、1.5位结构子模数转换电路以及数字校正电路、时钟产生以及稳定电路、基准电压产生和缓冲驱动电路以及参考电流源电路的设计． 本次设计采用上华0.5um DPDM CMOS工艺试流片，应用Cadence Spectre仿真工具对电路仿真表明设计可以达到十二位精度要求，最高采样速率达到50Msample／s，测试结果静态参数指标达到了设计要求．本电路可以应用在音频，视频设备、通讯接收器的中频采样等领域。
【图文】：

(a)(b)图2一8沟道电荷注入的影响在图2一8所示的简化采样电路中，当MOSFET处于导通状态的时候，二氧化硅与硅的界面必然存在沟道，如左图所示，假如时钟信号蛛足够的大，输入与输出可以近似相等K，七屹，反型层中的总电荷可以表示为〔l#]:qch=环乞cox(岭。一嵘一珠)(2一7)式中，竿为器件沟道宽度，乙为器件沟道长度.当开关断开后，如图2一7(b)所示

则第一级的输出信号摆幅是第二级输入范围的一半.这就意味着有0，1，6，7这四个编码不会被用到.而当判决电压移动时，这四个编码被用来修正这种误差，不会导致饱和的发生.如图4.5，图4.6所示.冗余一位的数字校正技术可校正士LSB/2的误差.心口2Dout(1){一一侧O1IVin(2) 04326751一户512Dout(2)图4.5降低余量增益时，一个两级模数转换器的第一级的模拟输出及对应的数字码示意图
【学位授予单位】：兰州大学
【学位级别】：硕士
【学位授予年份】：2007
【分类号】：TP335

【引证文献】

相关硕士学位论文 前2条

1 宋静惠;一种双通道8-bit 200MSPS时间交织流水线ADC的研究与设计[D];西安电子科技大学;2012年

2 陈阳;基于触摸屏控制器的流水线模数转换器的关键电路研究与设计[D];苏州大学;2013年

本文编号：2638818