基于FPGA的脑机接口实时系统实现技术研究

发布时间：2020-05-19 16:20

【摘要】： 脑机接口是不依赖于脑的正常输出通路(外周神经系统及肌肉组织)的脑机(计算机或其它装置)通讯系统。脑机接口是由人和机器构成的一个闭环系统。除人本身外,脑机接口系统主要包括:信号采集系统、特征量提取及模式识别系统和外部装置及控制系统。脑机接口技术的核心是把用户输入的脑电信号转换成输出控制信号的转换算法。由于脑机接口技术在康复工程等领域有重要的应用价值,它已经成为生物医学工程、计算机技术、通信等领域一个新的研究热点。但是作为一种多学科交叉的新兴通信技术,脑机接口研究大多处于理论和实验室阶段,离实际应用还有一定的差距。本文开展了基于FPGA的脑机接口实时系统实现技术研究。要实现脑机接口,必须有一种能反映人脑不同状态的信号。瞬态视觉诱发电位易于检测,不容易引起视觉疲劳。因此,采用瞬态视觉诱发电位来实现脑机接口。在已有的脑机接口中,通常采用计算机作为脑机接口的控制和信号处理器。本文用FPGA取代计算机,把FPGA的特点和优势应用到脑机接口的实现技术中,构建了一个新颖的基于FPGA的脑机接口实时系统。本文设计了脑电采集电路,包括有源电极、右腿驱动、前置放大电路、高通滤波电路、放大滤波电路、电压抬升电路、AD转换电路、光耦隔离电路和电源电路。脑电信号通过放大、滤波,提高信噪比,经AD转换为数字信号。采用VGA显示器作为刺激器,在FPGA中用VHDL编程产生图形刺激信号,实现基于FPGA的VGA视觉刺激器。这种视觉刺激器兼具用硬件或软件方式实现视觉刺激器的优点,是一种新的视觉刺激器实现方法。本文研究了视觉诱发电位信号处理方法及FPGA实现。用少量次累加平均结合数字滤波的方法来提取视觉诱发电位信号。数字滤波采用了FIR滤波和2次5点滤波。累加平均后的信号的小波分解系数具有明显的视觉诱发电位特征。采用基于时域波形相关的信号识别方法、基于特征向量数量积的线性判别方法和基于小波分解系数的识别方法进行VEP信号的识别。在FPGA中通过VHDL编程、DSP运算IP核和嵌入式乘法器实现信号处理算法。作者成功地开展了脑机接口实验。实验结果表明,本文构建的基于FPGA的脑机接口实时系统可以达到较高的正确率和通信速度,满足实时性和准确性的要求。
【图文】：

结构图,结构图,信号干扰

脑机接口结构图

开发板,脑电信号,脑电,噪声

8图1.2 基于FPGA的脑机接口Fig 1.2 BCI based on FPGA采用的FPGA开发板为Cyclone II EP2C35 DSP开发板，开发板上的FPGA芯片为Cyclone II EP2C35F672。本课题的主要研究内容：①脑电采集模数混合电路的设计。脑电信号比较微弱，，容易受到外界的干扰。脑电信号所处的周围环境十分复杂，有很强的背景噪声和干扰，脑电完全淹没在这些噪声之中。若不能通过模拟电路对这些噪声和干扰进行很好的抑制和消除，在放大脑电信号的同时，噪声也被放大，那么从放大器出来的信号几乎是一片噪声，使后续的处理失去意义。必须设计合适的电路，抑制噪声，提高信噪比，把脑电信号放大到系统要求，然后通过A/D转换为适于FPGA处理的数字信号。②基于FPGA的VGA视觉刺激器的研究和设计。VGA（视频图形阵列）作为一种标准的显示接口得到广泛的应用。利用FPGA开发板上的VGA接口和一台显示器
【学位授予单位】：重庆大学
【学位级别】：硕士
【学位授予年份】：2009
【分类号】：TP334.7

【参考文献】