存储器测试方法的研究与测试程序的实现

发布时间：2020-05-26 07:13

【摘要】：超深亚微米等技术的应用使得电路的集成度日益增高,大规模数字集成电路的测试难度越来越大,芯片测试尤其是存储器的测试遇到了前所未有的挑战,已经成为制约整个行业发展的瓶颈。随着人们对元器件可靠性的日益重视,国内很多从事电子行业的单位都配备了集成电路及其它电子元器件的测试系统。但从国外引进的大型测试系统,往往存在测试程序少、测试适配器单一等问题,各单位缺乏既了解设备又熟悉器件的技术人员,导致设备利用率不高。本论文主要针对实际工作中存储器在测试应用方面遇到的问题,提出解决办法。首先,介绍了存储器、测试系统及测试技术的发展与趋势。论述了存储器的工作原理、故障模式以及故障模型,然后研究了存储器的测试方法,产生测试图形的测试算法,并按照图形的长度进行了分类研究。这些算法复杂程度不同,故障覆盖率也不同,在实际应用中可以适当选取。接着还对存储器内建自测试技术(BIST)进行了展望,基于BIST的测试技术的发展和完善是VLSI制造业面临的一项重要课题。最后,针对现有测试系统存在的软、硬件问题,我们结合测试理论研究,探讨解决方案,并把测试理论应用到现有集成电路测试系统中,进行测试程序开发,并设计开发了相应的测试适配器,解决了工程应用急需的存储器的测试难题。经过实验对比与验证,开发的测试程序及适配器运行可靠,测试状况良好,测试误差均在设备允许误差范围内,解决了工程应用中的难题,取得良好的科研与经济效益。
【图文】：

位数,存储单元,典型工艺,情况

图 1-1 DRAM 存储单元位数的发展情况表 1-1 DRAM 典型工艺特征特性宽度(um) 芯片面积(mm) 时钟速率(MHZ)0.35 25 66-100 2.0.30 40 100-133 20.23 55 100-800 0.17 120 100-400

直接存取,存储器,方式,逻辑电路

另外也可以从封装引脚访问测试状态逻辑和一些为存储器提供数据的流水线结构的串行状态，这样就能轻易实现多种高质量的测试算法。图2-6 存储器直接存取测试然而，上面采用的方式与测试分离存储器不太一样。对于逻辑电路，，有必要设定控制逻辑电路输出的直接访问模式，另外还需要设置连接外部端子的输入/输出(I/O)信号和存储器部分的电路。对于这一逻辑功能块所设置的数据通路，在测试存储器部分时，有必要考虑数据通路所产生的迟延。这一迟延会给存储器部分用于 I/O 的实时脉冲测试造成困难。解决这一困难的方法是[37]：在数据通路上使用均匀的延迟结构，测试存储器相关信号的相对关系。另外，在利用时钟脉冲的同步系统中，如果存储器输入信号具有正确的建立时间，就可以实时的完成和实际使用时相当的测试任务。直接存储器存取测试将会包含存储器测试的大部分测试项目，但是，逻辑电路部分对存储器部分进行的访问并不完全一致。2.4.2.2 片上微处理器测试在片上微处理器测试中
【学位授予单位】：电子科技大学
【学位级别】：硕士
【学位授予年份】：2009
【分类号】：TP333

【引证文献】