当前位置:主页 > 科技论文 > 计算机论文 >

以太网交换架构路由器中基于FPGA的E1接口设计

发布时间:2020-05-26 07:30
【摘要】: 互联网是信息社会的基础设施,而路由器是互联网上重要的通信设备,路由器的研究受到广泛重视并在短短几十年间得到快速发展,从最初的单CPU内核、集中式转发迅速发展成为分布式CPU、ASIC+FPGA转发架构。 在目前的分布式交换架构中,以太网交换技术以其交换容量大、应用范围广、业务融合能力强、性价比高等优势逐步成为路由器交换架构的主流选择。本文的研究目的在于通过对以太网交换架构路由器的研究,提出基于以太网交换技术的4路E1接口卡的技术方案,并完成相关研发、设计、验证工作。 在硬件设计方面,本文详细描述了以太网架构路由器的体系架构,并在此基础上,提出了4路E1接口卡的硬件指标,完成了4路E1接口卡的硬件设计。 在FPGA设计方面,本文描述了与FPGA设计相关的E1技术、PPP技术、以太网技术,并详细阐述了FPGA内部各模块的功能及实现方法,描述了各模块之间的关系,完成了FPGA设计的仿真以及在线测试。 本文的研究意义在于提供了一种基于以太网交换架构路由器中扩展传统广域网口的思想,并结合实际应用给出了具体的4路E1接口卡的设计方案,经过验证,设计符合设计指标,为定型、转产打下了良好的基础。对在以太网交换架构下实现其他广域网口具有良好的借鉴作用。
【图文】:

框图,资源,框图,可编程


图 3-3 LFXP2-17E 资源框图Fig.3-3 LFXP2-17E resource block diagram要完成报文的逻辑层面的处理。21458独立的 T1/E1/J1 长距离和短距离接口;I 编码解码;独立的接收和发送功能; HDLC 控制器;可编程 BERT 产生和检测;可编程调节 T1 和 E1 接口阻抗 75Ω/100Ω/120Ω;网络提取输出 16.384MHz、8.192MHz、4.096MHz、2.048MHz 的时t 并行控制口,支持 Intel 和 Motorola 模式;V 工作电压,I/O 容忍 5V 电压; Signaling System 7(SS7)。

结构图,内部功能,结构图,线路码型


图 3-4 DS21458 内部功能结构图Fig.3-4 DS21458 inner structure block diagramDS21458 主要完成 E1 的成帧、解帧、线路码型变换功能。(3) BCM5325EBCM5325E 是一个 5 端口百兆以太网交换芯片,供电电源 3.3V 和 1.8V。
【学位授予单位】:上海交通大学
【学位级别】:硕士
【学位授予年份】:2009
【分类号】:TP334.7

【相似文献】

相关期刊论文 前10条

1 秦康;葛召炎;刘姣;吴轩;;基于以太网的风电场监控系统的研究与设计[J];计算机工程与设计;2011年06期

2 王长清;张素娟;蒋景红;;基于以太网帧的嵌入式数据传输方案及实现[J];计算机工程与设计;2011年06期

3 张治兵;刘刚;周开波;卿瑾;;10G以太网帧发送速率控制机制分析[J];现代电信科技;2011年07期

4 刘t,

本文编号:2681500


资料下载
论文发表

本文链接:https://www.wllwen.com/kejilunwen/jisuanjikexuelunwen/2681500.html


Copyright(c)文论论文网All Rights Reserved | 网站地图 |

版权申明:资料由用户53ae1***提供,本站仅收录摘要或目录,作者需要删除请E-mail邮箱bigeng88@qq.com