基于FPGA的8位增强型CPU设计与验证
发布时间：2020-06-11 13:12
【摘要】： 随着信息技术的发展，系统级芯片SoC(System on a Chip)成为集成电路发展的主流。SoC技术以其成本低、功耗小、集成度高的优势正广泛地应用于嵌入式系统中。通过对8位增强型CPU内核的研究及其在FPGA(Field Programmable Gate Array)上的实现，对SoC设计作了初步研究。 在对Intel MCS-8051的汇编指令集进行了深入地分析的基础上，，按照至顶向下的模块化的高层次设计流程，对8位CPU进行了顶层功能和结构的定义与划分，并逐步细化了各个层次的模块设计，建立了具有CPU及定时器，中断，串行等外部接口的模型。 利用5种寻址方式完成了8位CPU的数据通路的设计规划。利用有限状态机及微程序的思想完成了控制通路的各个层次模块的设计规划。利用组合电路与时序电路相结合的思想完成了定时器，中断以及串行接口的规划。采用边沿触发使得一个机器周期对应一个时钟周期，执行效率提高。使用硬件描述语言实现了各个模块的设计。借助EDA工具ISE集成开发环境完成了各个模块的编程、调试和面向FPGA的布局布线；在Synplify pro综合工具中完成了综合；使用Modelsim SE仿真工具对其进行了完整的功能仿真和时序仿真。 设计了一个通用的扩展接口控制器对原有的8位处理器进行扩展，加入高速DI，DO以及SPI接口，增强了8位处理器的功能，可以用于现有单片机进行升级和扩展。 本设计的CPU全面兼容MCS-51汇编指令集全部的111条指令，在时钟频率和指令的执行效率指标上均优于传统的MCS-51内核。本设计以硬件描述语言代码形式存在可与任何综合库、工艺库以及FPGA结合开发出用户需要的固核和硬核，可读性好，易于扩展使用，易于升级，比较有实用价值。本设计通过FPGA验证。
【图文】：
微指令寄存器。存储器(ROM)中存放微程序，也就是全部的微指令。R。本设计控制器需要256条微指令，则微地址寄存器长微指令长度。微命令寄存器暂存由控制存储器中读出的当别字段信息。微地址寄存器暂存由控制存储器读出的当前转移逻辑微指令由ROM读出后直接给出下一条微指令的寄存器中。当微程序出现分支时通过地址转移逻辑去修改好的微地址读出下条微指令。地址转移逻辑是一个组合逻的判别测试字段、执行部件反馈的“状态条件”[30一35]。机模块FSMFSM状态机由一个主状态机和四个从状态机组成。而主态(如图3.7所示):复位控制状态，中断控制状态，指令应四个从状态机:复位控制状态机，中断控制状态机，机。
.pl_i(pl_i)，endmodu一e7.4.3仿真波形图及分析软件仿真波形图如图7.1所示。字甲g殉荞澎忿努声飞梦自时神、二旅岌饮犷份;从沪尹习一含引。魏入川_冬升幸砚已映出;砚6奋出行场如:咬“伞丰行伪岁时渊侧_。伞，汗瞬出口卿淆r‘如吵沙命六〔〔开诀公O拼她狱r℃目\碱手夕只O州致编r训飞d韶吞困”乒洲戈敏「鱿座、一是口犷淤李竹。热准缺入J抓_d翻。_，习~尹，洲:徽惬冰出泛舀m-d乱气。李丫时德九杯们于乒定封赛蹄大)毗心诊定叶器中映折示川又一乒健”鉴留舜挤几竺注卜》定卜七路有律器TH，2烤之件恤拆姿r子3升少本行口赞冲:饭才一.一~1‘盔已O豹封封工稀’ ---‘‘ ‘一一~一育一~---一~一‘ ---LLL_二 二嗽嗽冈 ~~~吐吐 吐、、二一一二二赫、;瓜…一一一二二一~一二二欠一…一 ~~~卜卜撇)热如然琳仍淋”劝粉幻热附曲曲抑川知扮讼翔洲心磷印刀咖洲袱目亡 亡lll一’卜-.一_一，价一硬，卜一几一’心‘文~U~~~一“·粉升以‘ ~~~豁豁脚娜铆 铆加田二﨑的的图7.1综合仿真波形图 Fig.7.1SimulationofPostsynthesized中结果为BEH，与存在定时器1的寄存器TLI‘pl口输入的数据是37H也就是00一011156H处的地FOH相与，得到ACC为BO。由图7.1可以看到从
【学位授予单位】：大连理工大学
【学位级别】：硕士
【学位授予年份】：2007
【分类号】：TP332
本文编号：2707959
【图文】：
微指令寄存器。存储器(ROM)中存放微程序，也就是全部的微指令。R。本设计控制器需要256条微指令，则微地址寄存器长微指令长度。微命令寄存器暂存由控制存储器中读出的当别字段信息。微地址寄存器暂存由控制存储器读出的当前转移逻辑微指令由ROM读出后直接给出下一条微指令的寄存器中。当微程序出现分支时通过地址转移逻辑去修改好的微地址读出下条微指令。地址转移逻辑是一个组合逻的判别测试字段、执行部件反馈的“状态条件”[30一35]。机模块FSMFSM状态机由一个主状态机和四个从状态机组成。而主态(如图3.7所示):复位控制状态，中断控制状态，指令应四个从状态机:复位控制状态机，中断控制状态机，机。
.pl_i(pl_i)，endmodu一e7.4.3仿真波形图及分析软件仿真波形图如图7.1所示。字甲g殉荞澎忿努声飞梦自时神、二旅岌饮犷份;从沪尹习一含引。魏入川_冬升幸砚已映出;砚6奋出行场如:咬“伞丰行伪岁时渊侧_。伞，汗瞬出口卿淆r‘如吵沙命六〔〔开诀公O拼她狱r℃目\碱手夕只O州致编r训飞d韶吞困”乒洲戈敏「鱿座、一是口犷淤李竹。热准缺入J抓_d翻。_，习~尹，洲:徽惬冰出泛舀m-d乱气。李丫时德九杯们于乒定封赛蹄大)毗心诊定叶器中映折示川又一乒健”鉴留舜挤几竺注卜》定卜七路有律器TH，2烤之件恤拆姿r子3升少本行口赞冲:饭才一.一~1‘盔已O豹封封工稀’ ---‘‘ ‘一一~一育一~---一~一‘ ---LLL_二 二嗽嗽冈 ~~~吐吐 吐、、二一一二二赫、;瓜…一一一二二一~一二二欠一…一 ~~~卜卜撇)热如然琳仍淋”劝粉幻热附曲曲抑川知扮讼翔洲心磷印刀咖洲袱目亡 亡lll一’卜-.一_一，价一硬，卜一几一’心‘文~U~~~一“·粉升以‘ ~~~豁豁脚娜铆 铆加田二﨑的的图7.1综合仿真波形图 Fig.7.1SimulationofPostsynthesized中结果为BEH，与存在定时器1的寄存器TLI‘pl口输入的数据是37H也就是00一011156H处的地FOH相与，得到ACC为BO。由图7.1可以看到从
【学位授予单位】：大连理工大学
【学位级别】：硕士
【学位授予年份】：2007
【分类号】：TP332
【引证文献】
相关硕士学位论文 前2条
1 朱彤;群体机器人控制系统的设计与实现[D];上海交通大学;2010年
2 乔龙;基于FPGA的可穿戴计算机的处理器设计[D];西北大学;2010年
本文编号：2707959
本文链接：https://www.wllwen.com/kejilunwen/jisuanjikexuelunwen/2707959.html
