基于银河飞腾-DSP视频系统的设计与实现

发布时间：2020-06-22 17:01

【摘要】： 随着信息技术的发展,视频系统的应用越来越广泛。银河飞腾-DSP(YHFT-DSP)是我国第一款超长指令字结构(VLIW)的高性能定点数字信号处理器(DSP),由于其具有运算速度快,编程调试方便等优点,适于视频系统的数字图像处理。本文结合当前视频系统的设计难点,采用FPGA加DSP这种结构组成的图像采集与处理系统,充分利用了两者的优点进行图像的采集和处理,对基于银河飞腾-DSP的视频系统进行了全面的设计与实现。 YHFT-DSP视频系统主要是基于两款实验产品的设计与实现。即:网络摄像机和机顶盒。本文主要介绍了视频系统的硬件电路与软件编程实现。概括地讲该视频系统主要包括三部分:视频采集、视频处理和视频播放。视频采集主要根据视频采集原理,设计了视频采集核心逻辑控制、有效数据提取存储及去隔行等视频预处理,基于FPGA设计了I~2C总线控制器、SDRAM控制器和视频采集电路实现;视频处理主要根据YHFT-DSP结构特点,设计了DSP视频实时处理电路,介绍了DSP系统的软件编程和MPEG-4算法;视频播放主要基于SAA7121和FPGA完成播放电路硬件设计,视频格式转换算法;最后本文总结了整个视频系统印制电路板设计和系统调试,并分析了系统性能。本系统实现了视频的高速精确采集和图像实时处理以及清晰的视频播放,具有实时性和结构简单、方便易调等优点,在实际中得到了良好的应用。
【学位授予单位】：国防科学技术大学
【学位级别】：硕士
【学位授予年份】：2006
【分类号】：TP368.12
【图文】：

时序图,时序

图3.10EMIF异步读时序(带Ready操作)5.仲裁模块SDRAM是单端口器件，所有的访问都要顺序进行。在FPGA里面，FPGA问源有两个:AV数据采集模块需要写SDRAM，EMIF的数据请求需要DRAM。而这两个访问在逻辑上是有先后顺序的:EMIF所需要的数据必须首有AV采集模块写入SDRAM然后才能由EMIF接口读出来。对以前数据的读可能与新视频数据的写请求相冲突。仲裁模块就来负责解决这个冲突，并且保证采集的新数据不丢失，EMIF的请求也不会被延迟太久而导致DSP压缩读不到需要的数据而出错。SAA7114H采集数据的时钟频率是27MHz，DSP压缩程序对数据的需求是/秒，而SDRAM控制器工作频率是1ooMHz，因此仲裁模块能够保证完成任务因为FPGA内部的缓存比较小，所以要不丢失新采集的数据，必须首先响V采集模块的写请求;而EMIF对数据的读请求优先级就稍低。根据实验的结果表明，这种仲裁策略基本能够满足上述目标。

总线,调试器,复合视频信号,集电极开路

3.3.2SAA7114H应用设计1.硬件电路设计SAA7114H的硬件电路主要分为七部分(如图3.11所示):第一部分是与FPGA接口，与FPGA只通过数据线(SDA)和时钟线(SC系，来完成全双工同步数据的发送和接收。IZc总线具有通信的简化结构和数向传送的灵活性。只需要占用芯片的两个管脚，就可以方便实现FPGA从7114H的控制及芯片内部参数的设定。这里需注意IZc接口为集电极开路，在使用时应接上拉电阻。第二部分是IZC总线与IZC调试器的接口，用来方便的调试SAA7114H寄存置是否正确。第三部分是输入电路。输入信号可以为复合视频信号也可为S一VIDEO信号，体接法见图3.11。

【引证文献】