基于AltiVec技术的向量处理单元ALU设计与实现

发布时间：2020-06-28 17:58

【摘要】：本文以西北工业大学航空微电子中心所承担的科研项目为基础，作者对在“龙腾”系列处理器上扩展多媒体处理功能进行了深入的研究。采用自上而下的设计方法，使用Verilog硬件描述语言自主设计了基于AltiVec技术的向量处理单元VALU(Vector-ALU)定点执行部件VSIU(vector simple integer unit)和VCIU(vectorcomplex integer unit)，并对该单元进行了验证和综合。本论文主要进行的研究和取得的成果如下： 1．作者对在PowerPC体系结构基础上扩展多媒体处理功能的AltiVec技术进行了深入的研究，包括其指令集、操作数类型、寻址方式、异常及存储管理等。根据AltiVec ISA的指令和操作数特点，采用多路复用的设计思路，降低了设计和验证的复杂度，将128位数据位宽降低到了32位数据位宽。 2．作者系统地分析了AltiVec ISA中的简单定点向量算术指令，并根据指令功能划分VSIU，自主设计了向量加法单元，向量旋转／移位单元，向量浮点比较单元，向量逻辑单元四个子单元。向量加法单元采用多种设计方案设计，综合结果显示采用自上而下设计思想设计的加法模块，征保证时序的前提下有效地节省了电路面积。向量旋转／移位单元的多种设计方案中，综合结果显示采用基于字节移位的方法处理半字移位和字移位的方案，在保证时序的前提下，节省了电路面积。相比简单设计方案，采用基于字节移位的设计方案电路面积减小了67％。 3．作者系统地分析了AltiVec ISA的复杂定点向量算术指令，根据指令特点自主设计了VCIU的乘法模块和加法模块。以此为基础设计和划分了该单元的乘加模块、乘和模块、拆分求和模块的流水线，并进一步研究了流水线之间的共性，对三条流水线进行整合，在几乎不损失流水线时序和效率的同时，节省了VCIU电路面积的21.4％。
【学位授予单位】：西北工业大学
【学位级别】：硕士
【学位授予年份】：2007
【分类号】：TP332
【图文】：

高层结构,处理器,技术,浮点处理单元

堆和执行单元，类似于拓展的浮点处理单元。PowerPC体系结构中增加浮点处理单元是为了提供对高精度科学计算的支持，而增加向量处理单元是为了支持性能驱动的高带宽通讯和计算应用。图2一1是实现了AltiVec技术后PowerPC处理器的高层体系结构图。 IIIU___以以退巴巴画画象一拜拜住住 {;___、、洲一::九谁 :::一一喂蜜势一一日d为心口。一拐七已u一画耐哥井下几图2一1实现了AltiVec技术后PowerPC处理器高层结构图

寄存器结构,向量寄存器,执行向量

第二章AltiVe。技术概述向量状态和控制寄存器(vscR)，是一个特殊的32位寄存器(非PowerPc体系结构系统特殊寄存器)，仅包括非」ava位以及饱和位，其他位均为保留位。如图2一4所示:圈、一阿一衫或谓蒸蒸潇扮撰{摧;爵刻附黔矍耀蒸粼淤藻嘿黝瓣鞘州14， 516图2一4:VSCR寄存器结构图特权指令mfvscr和mtvscr分别用来读出VSCR到一个向量寄存器和从向量寄存器写入VSCR，当写入和读出时32位的VSCR在128位的向量寄存器中右对齐存放。当读出VSCR到向量寄存器时，向量寄存器的高96位VRxto一951被清零，VSCR在向量寄存器中放置的位置如下图2一5所示:圈hae‘”斌恤终积一}咖娜神J肠 %110111异{镶礴、葬斌茹等龚{彝髯蒸幸翱sAT 126127矍l12图2一5:读出vscR寄存器的向量寄存器VSCR的NJ位控制执行向量浮点运算时的模式，该位为O时采用java一IEEE一CgX兼容模式执行向量浮点运算，该位为1时，采用nonjav留non一IEEE模式执行向量浮点运算。在后一种模式下

【引证文献】