嵌入式存储器内建自修复技术研究

发布时间：2020-06-28 19:42

【摘要】： 随着半导体制造工艺和集成电路设计能力的不断进步,系统级芯片对存储器的需求越来越大。据预测,到2014年,片上系统(System On a Chip, SoC)中约94%的硅片面积将被具有不同功能的存储器占据,嵌入式存储器将成为支配整个系统的决定性因素。为提高成品率,对嵌入式存储器实施内建自修复成为急需解决的课题。本文主要研究内建冗余分析算法,以及纠错码在嵌入式存储器修复中的应用。在冗余分析算法方面,改进了传统的CRESTA算法,使用一个深度有限的位图收集故障信息。当执行串行CRESTA算法时能够直接从位图中读取故障信息,避免反复执行BIST算法,在很大程度上缩短了冗余分析时间;另一方面,使用纠错码修复存储器中的单故障。当采用码率大于1/2的纠错码修复单故障时,校验位的长度小于冗余行的长度,节约了面积开销。此外,为了能更好地测试故障,改进了内建自测试系统中的个别模块:选用LFSR取代传统的二进制计数器,这种地址发生器面积开销小、工作速度快;研究了可编程的内建自测试控制器,此电路可以根据用户的选择实现四种March算法,为内建自测试的移植和复用提供了灵活性。以上所有电路的设计均应用VHDL语言实现,并利用ModelSim仿真软件完成时序仿真,验证了设计方案的可行性。实验结果表明,与传统方法相比,改进后的方法可以缩短冗余分析时间、减小面积开销、提高芯片的最大工作频率。本文的研究工作受到国家自然科学基金(60374008, 90505013, 60871009)与航空科学基金(2006ZD52044)的资助。
【学位授予单位】：南京航空航天大学
【学位级别】：硕士
【学位授予年份】：2009
【分类号】：TP333
【图文】：

系统结构图,内建自测试,系统结构,控制器

覆盖率低、测试代价高，故已不可行。确定 BIST 是目前预先设定值产生，如基于 March 算法产生。确定型 BIST 有前者 BIST 控制器实质是有限状态机，状态数目取决于 Ma基于微代码，算法微代码指令表示，并载入控制器缓存，需改变控制器硬件部分，缺点是逻辑开销大。状态机 BIS态机的 MBIST 电路结构如图 2.2 所示。

系统结构图,系统结构,自修复系统,存储器

这个自修复系统包括：（1）含有不同功能故障的静态随机存；（3）内建冗余分析模块；（4）冗余行和冗余列。上述模块均用 V过各个模块的协同工作，对注入在存储器中的故障定位并修复。R 系统结构的存储器自修复系统设计包括内建自测试和内建自修复模块两部分能，在存储器模块中设计了 3 个冗余行和 3 个冗余列。要实现修复作。由 BIST 提供失效单元的地址、症候群、失效位数等信息。B单元配置分析，修复失效单元。存储器内建自修复系统结构如图述如下：

【引证文献】