网络处理器设计的若干关键技术研究

发布时间：2020-07-01 16:57

【摘要】： 为支持不断增长的网络应用业务,网络设备越来越呈现出智能化处理特点。智能化处理不仅要求网络设备具有多层交换、安全处理和流量管理等功能,还必须具有强大的协议处理能力和灵活的可编程性,能够快速适应新型业务的添加和配置。因此,基于ASIP(Application Specific Instruction Processor)技术的网络处理器在网络设备中得到了广泛的应用,成为推动下一代互联网发展的核心器件。本文以网络处理器系统设计与实现为目标,从系统设计的角度研究网络处理器的早期设计和性能评价方法,并深入研究了网络处理器中若干关键的实现技术。主要创新点包括: (1)针对网络处理器设计评价和方案优选困难的问题,结合MPSoC(Multi-ProcessorSystem on Chip)系统设计和网络报文处理特点,提出了网络处理器设计空间开发框架YH-NPDF(YinHe Network Processor Design Framework)。该框架基于平台化设计思想,采用反应式数据流进程网络RDPN(Reactive Dataflow Process Network)描述网络应用,并与参数化硬件体系结构模型相结合评价网络处理器的处理性能,通过整体退火遗传算法快速搜索设计空间和优选系统设计方案。YH-NPDF在网络应用建模、硬件资源模型和设计方案优选等方面能够较好地适应网络处理器设计和开发中的智能化报文处理需求。 (2)针对并行结构的网络处理器,提出基于模糊反馈控制环(F2CL,Fuzzy FeedbackControl Loop)的报文并行调度算法。该算法使用F2CL机制改善系统负载均衡状况;采用流cache缓存报文流的调度信息,在负载不均衡时优选调节重负载流,在流超时情况下允许对同一流内的后继报文实施重映射,从而有效控制报文乱序。实验结果表明,该算法能够在保持负载均衡的同时获得较好的报文保序效果,综合性能优于目前已有的同类算法。 (3)针对网络处理器中报文缓冲的特点,提出基于流水输入/并行输出(PIPO,Pipelining Input and Parallel Output)的多通道报文缓冲结构。PIPO采用流水输入调度技术处理输入端的写请求序列,采用并行输出调度技术调度输出端的读请求序列,同时采用访问策略优化输入输出端口的存储访问效率。与传统的FCFS调度方法相比,PIPO具有更高的带宽利用率和更低的输入输出端口瞬时带宽抖动。论文还介绍了在Altera FPGA上基于SopC(System on Programmable Chip)的网络处理器原型实现。该原型包含4个微处理器核,通过软件控制和协处理器加速可支持4个千兆以太网接口。利用该原型,论文对并行处理结构中的指令集扩充和协处理器共享机制进行了深入分析和探讨。同时对文中提出的F2CL调度算法等关键技术进行了验证。本文的工作对网络处理器的设计具有重要的指导意义。
【学位授予单位】：国防科学技术大学
【学位级别】：博士
【学位授予年份】：2006
【分类号】：TP332
【图文】：

示意图,调度过程,报文,示意图

这对应AccseRULE4，即exPlicit一pollcy策略。同时，若低优先级的请求满足AcceeRULEZ(hit一first)条件，则低优先级读请求会被抽调出来优先调度。尽管如此，还是可能导致低优先级的报文迟迟得不到调度。进而，通过引入最老读请求优先的原则，高优先级的读请求将被临时剥夺，转而服务低优先级的报文，有效防止了饿死现象，这对应于AcCesRULE3，即oldest一first策略。当然如果调度过程中丽te一byPass一read条件被满足，则某个通道上的读操作也会被挂起。.AcCesRULES不是针对读写请求的，而是与请求的地址访问模式相关。它作用于所有其它四种规则。实际上，它可以看成是通道控制器中预充电仲裁器的一种优化策略，只不过预充电的时机由AccessPolicy实施。由此，AccessPohcy中的规则(调度策略)不仅具有公式(5一6)中的优先顺序，而且也有如下的依次包含特性，即:ACC_RULE59ACC_RULE19ACC_RULE2gA〔℃_RULE39ACC_RULE4(5一7(5一7)式表示在实施后面规则的时候，隐含地包含(考虑)前面的规则，即前面的规则有更高的优先级。为直观描述并行输出调度过程，图5.5给出了一个调度实例。这里仍以三个通道为例，时考察输入调度过程，从而呈现出PIPO多通道存储系统的整体调度视图。

写操作,写访问,带宽,总带宽

和FCFS策略下的输入写操作/输出读操作的存储访问效率、实际读写访问带宽以及系统总带宽利用率。图5.11给出了三种trace在PIPO和FCFS调度下的瞬时读/写操作的存储访问效率。图5.11(a)、(b)和(e)列出了plpO和FCFS的写操作存储访问效率叭;，‘。，plpo调度的写访问效率明显高于FCFS调度，并且访问效率的瞬时抖动程度更小，表明了PIPO能够比较稳定地开发输入端的存储访问效率。图5.11(d)、(e)和(0给出了PIPO和FCFS的读操作存储访问效率Uread，可看出与U，rlt。具有一致的结果。下面简要讨论多通道存储系统的读写访问带宽需求，模拟环境设置同上。图5.12只列出IpLS一 CHIC10Gbps综合traee下plpO和FCFS实际消耗的读/写访问带宽，经模拟其它两种trace有类似的结果。从图 5.12中可看出PIPO实际使用带宽的抖动明显小于FCFS。特别地，图5.12(c)显示了IPLS一CHIC负载在多通道存储系统中的瞬时总带宽需求。可以看出

【引证文献】