基于RS码的抗多位翻转SRAM设计

发布时间：2020-07-27 10:26

【摘要】：随着工艺尺寸的降低,一块芯片上晶体管的数目也越来越多,多位错误翻转(Multiple Bits Upsets, MBUs)在电子器件中发生的概率也越来越高。这些电子器件中包含了大量的存储器单元和加法器、乘法器等组合电路,这些电路都很容易受到MBUs的影响,但是,存储器单元的的结构使得它对于MBUs更加敏感,因此,有必要采用一定的方法来降低MBUs对于存储单元的影响,提高电子器件的可靠性。纠错码(Error Correction Codes)是一种非常有效的在系统级纠正多位错误的方法。与其他设计层次(器件级、电路级、版图级)的方法相比,纠错码可以很好的和工艺兼容,操作灵活,可执行性强,成本较低,电路上也易于实现。汉明码是一种应用比较广泛的纠错码,它可以用比较小的面积和功耗纠正一位错误。但是,随着晶体管尺寸的减小,以及环境中的噪声和其他粒子的影响,多位错误的发生概率越来越高,汉明码的纠错能力有限,不能提供足够的可靠性,因此,有必要采用多位错误纠错码。本文采用基于分组的、能够纠正多位错误的RS码来加固SRAM以降低MBUs对存储器的影响。然而,在RS码的编码和译码过程中经常使用乘法算法。通常采用查找表的方法来实现乘法运算,这样会带来比较大的面积和功耗的开销,同时增加了电路的复杂性。本文提出了一种新型的低开销的乘法矩阵来完成乘法算法并把该矩阵应用在RS码的编码和译码过程中,仿真结果显示采用了该算法后面积减小了13%,功耗降低了12%。此外,构造矩阵M的通用算法也在本文中进行了详细的推导。在RS码的译码过程中考虑到了错误的发生类型并且采用了新型的并行译码算法,使得译码操作能够在一个时钟周期内完成而且更加适合硬件电路的实现。最后,采用Verilog HDL语言实现了编码器和译码器的RTL级的建模与仿真,通过一系列的仿真实验对SRAM的纠错能力进行了评估。从实验结果可以看出,与其他的纠错码相比,RS码可以用比较小的面积和功耗完成多位错误的纠正,同时电路性能和可靠性参数也比较高。
【学位授予单位】：哈尔滨工业大学
【学位级别】：硕士
【学位授予年份】：2011
【分类号】：TN911.22;TP333
【图文】：

存储单元,存储器,硬错误

括软错误(soft error)和硬错误(hard error)[1]。软错误是由于环境中的噪声或宙射线中的高能粒子撞击引起的瞬态错误，是一种可以纠正的错误。与之的是硬错误(hard error),制造过程中的工艺缺陷和单粒子闩锁效应会导致错误的发生，它是一种不可逆的错误，会对器件造成永久的损伤。研究，集成电路中 80-90%的故障是由于瞬态错误引起的[2],这表明软错误是引件失效的主要原因。在当代的微处理器中，存储器占据的面积为 30%， SOC(System on Chip)系统中，存储器占据的面积已经超过了 60%[3]，，与其他电路结构相比，存储器更容易受到软错误的影响，是引起可靠性的主要来源,因此有必要采用一定的方法降低软错误对于存储器的影响。存储器中的基本存储单元是一个双稳态的触发器结构，在存储器中经用的触发器结构如图 1-1 所示，这种结构使得存储器更容易受到软错误的。存储数据的节点 A 和 B 为敏感节点，如图 1-1 所示，A、B 两点的数据为“1”和“0”。当一个带电粒子撞击节点 A 和 B 时，处于关断状态的晶2n 的漏端会产生一个瞬态的电流脉冲，使得晶体管导通，这种效应会使点 A、B 的数据翻转为“0”和“1”，存储的数据发生错误的翻转。

半导体表面,带电粒子

同电极的单元收集，若同时有两个或两个以上单元的敏感电空穴对，就会导致 MBUs 的发生[17]；质子导致 MBUs 发生所不同，由于质子本身的线性能量传输值(Linear energy，它不会直接产生 MBUs，但是，由于质子会与原子的原产生反冲核和α 粒子，这种粒子会使得两个或两个以上的单 MBUs 的发生[18]；中子和质子一样由于其 LET 值比较小，概率比较小，但是，中子具有很强的穿透能力，而且它与互作用很小，不会使原子损失能量[19]。粒子撞击硅原子时，会失去自身的能量，并产生大量的电子区域留下电离痕迹，如图 1-2(a)所示。当原子和中子穿过半核反应，如图 1-2(b)所示，这也会导致离子化的发生。当离累到一定程度时，就会改变电荷的状态，导致软错误的发子源所引起的软错误称为单粒子翻转(SEUs)[20],当一次 SE储单元的数据位发生翻转时，也会导致 MBUs 的发生，本采用一定的加固方法提高 SRAM 克服由于 SEUs 引起的 M

存储器,组织结构,类型

图 1-3 存储器的组织结构和 MBUs 的类型[21]通常，存储器的一行有多个基本字，通过行、列译码器译码后，就可以储器中对应存储单元的字进行读写操作。当有高能粒子撞击存储阵列时，发生图 1-3 的 4 种类型的 MBUs。高能粒子以大角度掠射、连续穿过多个单元就会导致类型 1 和类型 4 的 MBUs，类型 2 和类型 3 的 MBUs 是由个高能粒子垂直或倾角入射，产生的电荷被多个位分享[21, 22]。在通常RAM 型存储器中，同一字都分布在同一行，因此，图 1-3 中的类型 2、类和类型 4 的 MBUs 是存储器中的发生的主要错误类型。文献[16]的研究认为，MBUs 主要集中在 4 位以内，并且分别对引起 2、4 位的 MBUs 的错误图样进行了统计，统计的样本为 1000，统计得到的图样和数目如表 1-1 所示。表 1-1 存储器中 MBUs 的错误图样和数目[21]

【相似文献】