基于优化Booth算法实现的可配置18位乘法器硬核设计与验证
发布时间：2020-07-27 12:50
【摘要】：乘法器是高性能微控制器、数字信号处理器非常重要的运算部件。时至今日,高性能乘法器除了用于数学运算外,还在加密、图像、语音等信号处理领域扮演着非常重要的角色。乘法器性能的优劣直接影响着系统的速度,甚至决定了芯片的工作主频。因此,设计并优化乘法器的结构将大大提高整个系统的速度、面积和功耗等性能指标,一直是国内外研究的热点之一。 本文对乘法器的理论进行了较为深入的研究,在此基础上实现了一个用于一款FPGA中的18位可配置并行乘法器硬核。算法方面本设计通过比较分析采用了性能较好,复杂度较小的优化Booth算法实现本乘法器,逻辑多采用CPL电路来实现具体电路。文中对于优化Booth算法的电路实现提出了一种精巧的结构,降低了电路和版图实现的复杂度。压缩电路采用3:2压缩,结构中对于补码减运算的加一修正提出了一种统一的解决方案,减小了设计的难度,最终积输出模块选取进位旁路加法器结构。设计完成后对乘法器进行了仿真验证,验证表明达到了设计目标。
【学位授予单位】：西安电子科技大学
【学位级别】：硕士
【学位授予年份】：2011
【分类号】：TP332.22
【图文】：
面积和功耗三个因素不断优化。由于本设本章先给出 FPGA 的基本架构，并详细研究乘法器理论。2.1 FPGA基本架构类来分，FPGA 可以分为 SRAM 结构，反融丝结的两个 FPGA 厂家 Xilinx 和 Altera 的所有 FPG现的。这种工艺的优点是可以用较低的成本实现是掉电后 SRAM 会失去所有配置，导致每次上电x还是Altera或者其他公司的FPGA，一般的结构都似称为LE)的宏单元组成，其内的组件(Compone(如寄存器)，外加一些如进位链等先进的结构，一些IP核或者内嵌DSP芯片。如Altera的FPGA和X(LUT)。在LE或CLB中，组件的延时是固定的、tex系列FPGA的基本架构。
FPGA 基本架构及乘法器相关理论进行求和操作。这种累加基本上是一个多操方法是用许多加法器形成阵列，因而得名阵器是对迭代乘法器的一种改进，将求和过程分积的求和。图 2.3 所示是一个 4×4 无符号数半加器，FA 表示全加器。3a0b2a0b1a0b0a0b
(a)为图 2.5 中白色单元，(b)为图 2.5 中灰色单元图 2.6 Baugh-Wooley 乘法器基本单元结构th)算法)算法是 A.D.Booth 在 1951 年提出的一种乘数编码运算中复杂的符号修正问题。设乘数 B 的补码表00112211 2 2 2 2 BBBBBnnnn 下变换[28]： 001223112102212110001122211001122110)2)2()2(22222)22(2)2(2)22222nnnnnnnnnnnnnnnnnnnnnBBBBBBBBBBBBBBBBBBBBBB
本文编号：2771868
【学位授予单位】：西安电子科技大学
【学位级别】：硕士
【学位授予年份】：2011
【分类号】：TP332.22
【图文】：
面积和功耗三个因素不断优化。由于本设本章先给出 FPGA 的基本架构，并详细研究乘法器理论。2.1 FPGA基本架构类来分，FPGA 可以分为 SRAM 结构，反融丝结的两个 FPGA 厂家 Xilinx 和 Altera 的所有 FPG现的。这种工艺的优点是可以用较低的成本实现是掉电后 SRAM 会失去所有配置，导致每次上电x还是Altera或者其他公司的FPGA，一般的结构都似称为LE)的宏单元组成，其内的组件(Compone(如寄存器)，外加一些如进位链等先进的结构，一些IP核或者内嵌DSP芯片。如Altera的FPGA和X(LUT)。在LE或CLB中，组件的延时是固定的、tex系列FPGA的基本架构。
FPGA 基本架构及乘法器相关理论进行求和操作。这种累加基本上是一个多操方法是用许多加法器形成阵列，因而得名阵器是对迭代乘法器的一种改进，将求和过程分积的求和。图 2.3 所示是一个 4×4 无符号数半加器，FA 表示全加器。3a0b2a0b1a0b0a0b
(a)为图 2.5 中白色单元，(b)为图 2.5 中灰色单元图 2.6 Baugh-Wooley 乘法器基本单元结构th)算法)算法是 A.D.Booth 在 1951 年提出的一种乘数编码运算中复杂的符号修正问题。设乘数 B 的补码表00112211 2 2 2 2 BBBBBnnnn 下变换[28]： 001223112102212110001122211001122110)2)2()2(22222)22(2)2(2)22222nnnnnnnnnnnnnnnnnnnnnBBBBBBBBBBBBBBBBBBBBBB
【引证文献】
相关硕士学位论文 前2条
1 商丽卫;基于有限状态机的乘法器设计与实现[D];太原科技大学;2012年
2 王晓泾;54位×54位冗余二进制乘法器的研究与设计[D];南京航空航天大学;2012年
本文编号：2771868
本文链接：https://www.wllwen.com/kejilunwen/jisuanjikexuelunwen/2771868.html
