存储测试系统中USB2.0接口的设计
发布时间:2020-08-24 09:43
【摘要】: USB接口是一种总线接口标准,具有数据传输速度快、兼容性强、即插即用等优点,已经广泛应用于数据传输、图像采集领域。针对本实验室开发的存储测试系统与计算机的数据交换问题,提出并设计USB2.0数据传输接口,克服测试仪器数据传输较慢的缺点,还要有支持热插拔和便携的特点。 本文主要阐述了以下四个方面的问题: (1)分析了本实验室测试系统接口的特点,综合比较各种系统总线的优缺点,并且介绍了USB总线技术的相关协议和特性; (2)基于课题的研究内容和目的,选用USB2.0芯片Cy7c68013实现存储测试系统的数据快速下载,确定USB2.0数据传输接口的设计方案,设计适用于存储测试仪器的USB2.0接口电路、电源管理电路、程序存储电路及电平匹配电路,绘制了电路PCB版图; (3)重点阐述了USB接口的软件设计,论述了固件的设计原理,建立通用的固件框架结构,结合应用程序编写了动态链接库,性能稳定,适用于多种操作系统,满足了系统的需求,同时研究了通用驱动程序和计算机应用程序的设计,编写了速度测试程序; (4)设计了USB接口测试方案,并针对数据传输速率及其影响因素进行了测试和分析,对使用过程中的注意事项做了相关的说明。 经试验应用表明,该接口符合USB协议规范,并有良好的数据传输能力,可以满足存储测试系统与计算机的数据传输要求。该接口已成功应用于电子测压器、石油井下测试仪和冲击波测试仪等多种测试仪器,数据的传输速率达到了72Mbps。
【学位授予单位】:中北大学
【学位级别】:硕士
【学位授予年份】:2008
【分类号】:TP334.7
【图文】:
2 USB 总线技术的系统介绍 数据信号与电缆B电缆的电气特性和差分信号B采用四线电缆,由电源线(VBUS)、地线(GND)和两根数据线(D+和 所示。数据线传输差模信号,以降低噪声干扰。可以看出,任何能有一位数据在传输,所以USB是一种完全按照时序进行控制和中包括 VBUS, GND 二条线,为设备提供电源。VBUS 使用的+5,可以为低功率设备提供总电流小于 100mA,高功率设备最大电流。USB 对电缆长度的要求很宽,USB1.0 规范中规定低速设备电备是 5m。通过选择合适的导线长度一些特性,如设备能源预算和足够的输入电压和终端阻抗,重要的终端设备应位于电缆的尾部
CMOS 电路缓冲器件支持。号是由半双工形式实现的,收发一次只有一个方向。总线不传输时B 能够检测到总线上是否由设备连接或删除,关键在于两个差分信号备的速度识别模式四线电缆中传输信号的是D+和D-这一对差模信号线,该线上使,而Vbus是+5V。图 2.3 是USB设备与主机(或Hub)的电气连接图出,USB主机或Hub的下行端口的差模信号线D+和D-上均连接有中的R1,其阻值为 15kΩ。R1 一端连接到D+或D-上,另一端接地有连接任何USB设备时,D+或D-信号线上的电平都恒为 0。另一D+或D-信号线的其中一根线上连接有上拉电阻,即R2,其阻值为拉电阻连接在D+信号线上,低速设备上拉电阻连接在D-信号线上在信号线上,另一端连接+3.3V。
图 3.1 芯片 CY7C68013A 的内部框架图片上集成的是增强型工业标准 8051 内核,每个指令周期是 4 个时钟周期,两个自动数据指针和扩展的中断系统。CPU可以运行在 24MHz或 48MHz时钟频率下,具体由I2C总线上EEPROM中的一个控制位决定,系统默认为 24MHz, 8051 包括 2 个UARTS3 个定时器和 256 字节的数据存储器。除此之外,8051 还有特殊功能寄存器,通过其中的I/O控制寄存器可以提高I/O存取时间。8051 代码和数据寄存器是一个内部的 8KB RAM。代码可以:—通过 USB 总线下载;—从外部 EEPROM 导入;—在外部 Flash 上运行。3.2.2 USB 串行接口引擎(SIE)串行接口引擎 SIE 可以使用控制端点和可选设置创建默认 USB 设备,主机可以在
【学位授予单位】:中北大学
【学位级别】:硕士
【学位授予年份】:2008
【分类号】:TP334.7
【图文】:
2 USB 总线技术的系统介绍 数据信号与电缆B电缆的电气特性和差分信号B采用四线电缆,由电源线(VBUS)、地线(GND)和两根数据线(D+和 所示。数据线传输差模信号,以降低噪声干扰。可以看出,任何能有一位数据在传输,所以USB是一种完全按照时序进行控制和中包括 VBUS, GND 二条线,为设备提供电源。VBUS 使用的+5,可以为低功率设备提供总电流小于 100mA,高功率设备最大电流。USB 对电缆长度的要求很宽,USB1.0 规范中规定低速设备电备是 5m。通过选择合适的导线长度一些特性,如设备能源预算和足够的输入电压和终端阻抗,重要的终端设备应位于电缆的尾部
CMOS 电路缓冲器件支持。号是由半双工形式实现的,收发一次只有一个方向。总线不传输时B 能够检测到总线上是否由设备连接或删除,关键在于两个差分信号备的速度识别模式四线电缆中传输信号的是D+和D-这一对差模信号线,该线上使,而Vbus是+5V。图 2.3 是USB设备与主机(或Hub)的电气连接图出,USB主机或Hub的下行端口的差模信号线D+和D-上均连接有中的R1,其阻值为 15kΩ。R1 一端连接到D+或D-上,另一端接地有连接任何USB设备时,D+或D-信号线上的电平都恒为 0。另一D+或D-信号线的其中一根线上连接有上拉电阻,即R2,其阻值为拉电阻连接在D+信号线上,低速设备上拉电阻连接在D-信号线上在信号线上,另一端连接+3.3V。
图 3.1 芯片 CY7C68013A 的内部框架图片上集成的是增强型工业标准 8051 内核,每个指令周期是 4 个时钟周期,两个自动数据指针和扩展的中断系统。CPU可以运行在 24MHz或 48MHz时钟频率下,具体由I2C总线上EEPROM中的一个控制位决定,系统默认为 24MHz, 8051 包括 2 个UARTS3 个定时器和 256 字节的数据存储器。除此之外,8051 还有特殊功能寄存器,通过其中的I/O控制寄存器可以提高I/O存取时间。8051 代码和数据寄存器是一个内部的 8KB RAM。代码可以:—通过 USB 总线下载;—从外部 EEPROM 导入;—在外部 Flash 上运行。3.2.2 USB 串行接口引擎(SIE)串行接口引擎 SIE 可以使用控制端点和可选设置创建默认 USB 设备,主机可以在
【相似文献】
相关期刊论文 前10条
1 刘成明;李新娥;张艳兵;;基于FPGA的存储测试系统的设计[J];山西电子技术;2011年04期
2 马佰振;原晓洁;范锦彪;;基于CPLD的4通道存储测试系统设计[J];电子测试;2011年08期
3 裴峰;吴健;魏海潮;王s
本文编号:2802296
本文链接:https://www.wllwen.com/kejilunwen/jisuanjikexuelunwen/2802296.html